一、同步突发静态RAM(SBSRAM)及其在DSP系统中的应用（论文文献综述）
唐陆正[1]（2016）在《4通道动态信号分析仪信号通道及处理载板设计》文中研究表明动态信号分析仪作为常规信号、机械故障诊断、模态分析、电子设计以及声学测试的主要工具,其是常规信号分析、旋转机械分析、机械故障诊断、模型分析、结构分析、电子设计和声学测试等方面的重要工具,其把信号产生、信号采集、信号处理和信号显示融为一体,其能够提供测试信号在时域、频域和幅值域内分析。动态信号分析仪具有动态范围大、采样精度高和多通道多仪器模式的分析特点。本文主要阐述了四通道便携式动态信号分析仪的信号输入调理通道、内置信号源和DSP系统的设计与实现。主要的研究内容有:（一）为了实现对幅度范围是-51d BVrms+25d BVrms输入信号的调理,本设计采用了无源衰减、固定增益和程控增益对信号进行多级调节;为了实现动态范围大于90d B的信号的调理与量化采样,采用了抗混叠滤波器的带外信号抑制特性和∑-ΔADC的过采样特性。最后讨论了四通道同时采集电路设计和多通道一致性以及提高通道隔离度的方法。（二）首先从分析内置信号源的需求入手,完成了芯片的选择和信号源电路设计。为了实现信号源多种波形的产生和输出调节,采用了具有Σ-Δ结构的音频双输出芯片,信号输出通道采用了程控增益、程控衰减和偏置调节对信号进行调节。（三）完成仪器主控系统中DSP系统的设计。首先介绍了DSP系统通信与控制接口,然后完成DSP系统对仪器多通道多模式的控制,最后完成DSP系统的上电自启动设计和内存管理方案。最后,通过对仪器调试,信号输入调理通道能实现大幅度和大动态信号调节,信号源能完成多种类型信号的产生和控制。通过验证通道一致性、隔离度和信号源输出信号幅度计指标。验证了论文的设计方案达到了预期的目标。
张亮亮[2]（2015）在《基于TMS320DM642的变速率语音终端设计》文中认为变速率语音编码算法是一种低比特率高质量的编码算法,它把人类语音通信时的特点和通信系统的状况考虑到语音信号编码的过程中,根据需要自适应地调整编码速率,在系统容量和合成语音质量之间灵活地折中,因此非常适用于带宽资源紧张的通信领域,现阶段在3G蜂窝移动通信领域取得了比较好的应用。本文在深入学习研究变速率语音编码算法原理的基础上,设计并实现基于DM642的变速率语音终端。所做工作包括:研究变速率语音编码算法原理和相关技术;之后确定终端的基本硬件架构;充分了解和比较各种DSP芯片的资源特点,最后选择TI公司的TMS320DM642多媒体处理芯片作为终端的主处理器;根据DM642的结构特点选择外围器件,设计终端的电原理图和PCB图,充分考虑了高速PCB板的电磁兼容性和信号完整性;制作和调试终端的硬件电路板;在CCS集成开发环境下设计基于DSP/BIOS嵌入式实时操作系统的终端硬件驱动程序,开发算法运行的软件平台,最后移植优化后的SMV算法源代码,实现对语音信号的采集、变速率编解码、回放等功能。除了 SMV算法,本设计还为其他变速率语音编码算法的研究提供了一个良好的软硬件平台。不仅在移动通信领域,在基于互联网的多媒体通信领域变速率语音编码算法也有广阔的应用前景,DM642本身具备强大的接口能力,因此本终端还可以方便地嵌入到互联网中,用于研究变速率语音编码算法在VoIP和多媒体通信中的实现。
李建军[3]（2015）在《M-DSP可编程同步存储控制器和Semaphore部件的设计和验证》文中研究说明随着多核DSP处理器体系结构的发展,核间通信的要求越来越高,共享存储已经成为主流多核处理器核间通信的解决方案。作为共享存储的关键技术之一,同步操作严重影响共享存储一致性效率。伴随性能大幅提升,处理的数据量越来越大,迫切需要稳定可靠的外部存储接口连接片外存储器。M-DSP是我校自主研发的新型高性能32位浮点/定点多核DSP芯片。本文根据M-DSP项目的设计需求,研究主流DSP处理器共享存储中同步操作的功能特点和实现方式,设计实现了一种简洁、高效的包含有64个信号灯的Semaphore部件。针对不同系统同步方式不同,提出了中断和轮询两种信号灯申请方式,直接请求表现为轮询方式,中断方式包括间接请求和组合请求。通过请求队列实现DMA、ET以及各个核对信号灯的中断访问方式,并在此基础上实现信号灯请求错误条件的检测。针对读命令不附带写数据的特点,提出了读写命令和写数据分开控制的缓冲器,减少了数据缓冲器的无效翻转,有效降低了存储器翻转带来的功耗损失。为支持ZBTSRAM、SBSRAM等多种类型同步静态存储器,作者设计实现了一种可编程的同步存储控制部件,通过编程可实现多种同步存储器同时连接M-DSP。控制器的核心是有限状态机,通过流控通路对读写命令进行精确控制,保证共享数据总线上读写数据不会冲突,并对读写转换过程中状态机空转周期进行优化,提高了数据吞吐率。最后,本文使用NCVerilog完成了Semaphore部件和可编程静态同步存储控制器模拟验证。采用基于覆盖率驱动的验证方法,开发出异步信号级激励以及指令代码级激励对设计模块级、部件级和系统级三个层次进行模拟,并达到了99%以上的代码覆盖率。模拟结果表明,设计达到项目的功能要求。
马锦[4]（2012）在《新型短波调制解调器软硬件设计与实现》文中提出短波通信是指利用波长为10～100米的无线电波进行数据和语音传输的一种通信方式。由于短波通信系统设备简单和生存能力强的特性,使得其被广泛应用于船舶通信、航空通信,特别是军事通信领域。本文根据GJB2077-94短波自适应通信系统自动线路建立规程,构建了一个以"TMS320C6713DSP+FPGA"为设计核心的短波自适应调制解调器硬件平台。主要讨论了短波调制解调器硬件平台各个模块的设计与系统数据链路层ALE控制协议的软件实现。给出了FPGA接口、数字上变频模块、DSP片外FLASH自引导模块和ALE协议的实现,最后介绍了硬件平台与主控PC通信软件的实现。
陈海波[5]（2011）在《DSP64X中EDMA部件的设计与验证》文中进行了进一步梳理课题源于国防科大微电子所自主研制的一款32位高性能数字信号处理器芯片（DSP64X）。该芯片工作主频为800MHz,其中,加强型存储器直接存取（EDMA）控制器是其数据传输控制核心。因此,如何提高EDMA的数据传输速度,如何设计高效的EDMA控制器成为本文的核心工作。本文在深入研究了DSP64X的内部结构以及EDMA控制器的传输原理及性能需求后,从以下三个方面开展研究及优化设计,提高EDMA的数据传输速度:在数据传输协议方面:本文采用支持突发传输和非突发传输相结合的方式,在突发传输时,一次读或写命令可以传输多个数据。本文还将访问频繁的设备的接口扩展至64位,支持64位位宽的数据传输。此外,还为高速设备配置了专用的数据传输总线。在EDMA总体结构方面:本文设计了读写总线分开的“双总线”系统架构。在队列寄存器组中将传输请求分为读请求和写请求,分别由读传输状态机和写传输状态机控制执行。还设计了独立的源Pipeline、目的Pipeline、读命令缓冲区和写命令缓冲区,这些模块可以并行工作,为读写操作的并发执行创造了条件。在传输控制机制方面:本文提出并设计了读写并发的数据传输机制,并将读写操作按流水线处理。在命令缓冲区中,为每个端口都设计了读操作流水线（细化为4个流水段）和写操作流水线（细化为3个流水段）,所有的流水线均可同时运行,通过数据旁路传递数据。不仅实现了传输请求内部的读写并发,还实现了多个传输请求的并发执行。最终,本文成功完成了EDMA部件的设计工作,并采用以软件模拟验证为主,结合硬件仿真验证的方法对所设计的EDMA部件进行了全面的功能和时序验证。验证结果表明,本文的EDMA部件功能正确,工作稳定。最后,本文又将所设计的EDMA部件与当前市场上同类的主流高性能芯片（DSPx）的EDMA部件进行了性能对比,结果显示,本文的EDMA部件的数据传输速度与其相当,实现了课题所预期的研究和设计目标,提升了DSP64X的总体性能。
曹景致[6]（2010）在《基于高速DSP的电视跟踪系统研究与实现》文中提出电视图像目标跟踪技术是当前科学研究的热点领域之一,它把图像处理、人工智能和模式识别等技术有机地融合起来,形成了一种能从较为复杂背景的图像信号中实时地自动识别目标、提取目标位置信息和自动跟踪运动目标的新兴技术。它具有很强的实用价值,在军事、工农业生产等各领域有着广泛的应用。本文首先介绍了基于TMS320C6203B的电视图像跟踪系统总体设计方案、系统设计的特点以及主要功能模块的设计实现方法。然后针对跟踪器发展的需求,文中还提出了基于TI高性能数字信号处理器TMS320C6455的高分辨率图像自主识别与目标跟踪器的设计方案,并给出了各个硬件模块的设计思路,详细介绍了DSP外围电路接口的设计。本文设计的电视图像跟踪器电路简洁、实现方便,具有较好的实时性、稳定性和可靠性等特点。
何贞[7]（2010）在《基于DSP的浮动夹头固有频率测量》文中指出连续油管作业设备是石油工业应用中的一种新型设备。国外连续油管作业技术广泛应用于油气田修井、钻井、完井、测井、增产等作业,在油气田勘探与开发中发挥越来越重要的作用。而我国连续油管技术正处在引进和连续油管应用试验阶段。连续油管的各个组成部分指标直接关系到连续油管的使用寿命和应用情况,非常关键。国产连续油管注入头浮动夹头在连续油管高速运行时容易发生断裂,针对这一现象,本文对我校生产的连续油管注入头浮动夹头的固有频率进行了测量和分析。本文从研究对象连续油管注入头浮动夹头的结构及其特点入手,了解并比较了几种固有频率的测量方法和几个数字信号处理的常用分析方法。最终选择敲击声测量法和HHT变换作为本文浮动夹头固有频率测量及分析的方法。并分别从硬件和软件两个方面设计并实现了基于DSP和HHT变换的浮动夹头固有频率测量系统。该系统可以作为将来浮动夹头试件的故障检测系统。硬件设计:经过理论分析和对比,采用声级计采集声敲击测量法产生的声信号,在保证奈奎斯特采样定理的条件下,通过WT6701PA板上的A/D进行信号的采样,基于DSP内部存储器空间有限,通过C语言编程触发DSP外部中断,启动直接存储器访问DMA,将数据经二次采样存储在同步突发静态存储器（SBSRAM）中。软件设计:利用DSP完成浮动夹头固有频率信号的HHT变换。将存储在SBSRAM中的数据进行EMD分解和Hilbert变换,最后通过MATLAB观察其Hilbert边际谱,得到浮动夹头的固有频率。最后,本文对浮动夹头固有频率测量系统进行了校准测试和实测。实现了浮动夹头固有频率的测量。
王明伟[8]（2009）在《基于DSP的验瓶机图像处理系统设计》文中认为数字信号处理器具有强大的运算能力和特殊的软硬件结构,在图像处理方面有着十分广泛的应用。本文在深入研究DSP的技术和理论后,设计了一种基于DSP的图像处理系统,该系统的研究主要基于DSP芯片体积小、实时性高、处理速度快、价格低廉等特点。本文介绍了空瓶检测的原理、研究现状和发展趋势,并针对空瓶检测的特点,论述了系统的总体设计方案。根据空瓶检测过程实时性的需要,本文建立了合理的图像处理硬件平台,并完成图像处理等算法在DSP上的实现。本文完成的主要工作有:比较了目前国内外已有的几种视觉检测系统,为了满足图像处理准确性和计算性能高的要求,采用FPGA与DSP的混合结构,设计了一种用于空瓶检测的实时图像处理系统;根据建立的实时图像处理系统,选取了相应的芯片,完成了系统的硬件电路设计;以FPGA为核心,完成了视频图像采集软件的设计:以TMS320C6211为核心,研究了中值滤波、边缘检测等图像处理算法的实时技术。通过大量实验和理论分析证明了本文所设计的针对空瓶瓶口、瓶底、瓶壁的数字图像处理系统算法的有效性和可行性,基本解决了空瓶检测中的问题,为进一步的研究开发奠定了很好的基础。
马小娜[9]（2009）在《基于天基目标探测的实时图像处理系统的研究与应用》文中研究表明本论文是以天基目标探测技术为背景,设计了一套基于数字信号处理（DigitalSignal Processing,DSP）技术和PCI（Peripheral Component Interconnect,PCI）局部总线技术,并用于天基目标探测的实时图像处理系统。目前,该系统能够对模拟太空背景下的卫星运动数据流利用嵌入到该系统中的天基目标捕获算法进行处理,处理结果满足4Hz帧频的实时性要求,为下一步的工作提供了理论基础和设计依据。本论文重点介绍了用于天基目标探测的实时图像处理硬件平台的研制以及系统软件的具体实现。主要内容包括:首先,介绍了国内外天基目标探测技术和数字图像处理系统的发展概况。第二,对本系统中所采用的两个关键技术进行研究,为后期设计打下基础。这两个关键技术包括:DSP技术和PCI局部总线技术。第三,对天基目标探测实时图像处理系统进行了总体硬件结构设计,设计并研制了一套以DSP芯片TMS320C6701和PCI总线接口芯片AMCCS5933为核心器件的系统。TMS320C6701主要用于进行算法运算处理,PCI总线接口芯片AMCCS5933一方面完成PCI总线接口电路,实现该系统与主机进行高速数据传输;另一方面,为多DSP并行处理系统与PCI总线的互连电路的开发打下坚实基础。第四,进行了系统的软件设计,包括系统驱动程序的设计和DSP主程序的设计,如系统初始化程序、基于FIFO的实时图像数据采集程序、DSP引导程序的加载等。最后,利用卫星工具包软件STK（Satellite Tool Kit,STK）模拟生成太空背景下的卫星运动数据流,通过数据接口输出到本系统中,系统对输入的数据流用嵌入到DSP的天基目标捕获算法进行处理,实现对目标的捕获,测试该系统的硬件和软件的性能。本论文创新点是:用于天基目标探测的实时图像处理系统的研究与设计。
刘泽伟[10]（2009）在《基于DSP的嵌入式车牌识别系统设计与实现》文中研究表明智能交通系统ITS（Intelligent Transportation Systems）是本世纪交通运输科技和管理的重要的发展方向,车牌识别系统LPRS（License Palate Recgnize System）是智能交通系统的一个重要组成部分。车牌识别系统可以广泛的用于停车场管理、高速公路电子不停车收费系统ETC（Electronic Toll Collection）、违章交通管理等方面。车牌识别系统主要有以下几种实现方式,一种是基于PC的车牌识别系统,其识别算法在PC上运行。另一种是嵌入式车牌识别系统,即基于高性能数字信号处理芯片（DSP）的嵌入式硬件系统,车牌识别算法在DSP上运行,完成识别过程。这两种平台有各自的使用场合。本文根据实际需求主要研究了基于DSP和FPGA的嵌入式车牌识别系统。通过运用TI公司的TMS320C6000系列DSP的运算能力、以及FPGA的灵活的时序逻辑控制技术,实现了一个可高速运行的嵌入式车牌识别硬件系统。在项目开发中所完成的工作主要由以下两个部分组成:1.硬件设计方面:参与并完成了车牌识别系统原理图;完成双DSP系统PCB的布局、布线、制板以及部分器件的焊接;实现由多DSP和FPGA、A/D芯片以及电源、存储器件的硬件平台;完成对硬件平台的调试。2.软件设计方面:设计并实现了图像的采集、存储、传输以及整个系统逻辑控制的FPGA程序;参与并完成部分DSP/BIOS配置程序的开发以及图像识别算法的移植及调试。目前,基于多DSP车牌识别硬件系统已经完成脱机运行调试,能够进行实地采集车牌图像、识别以及输出识别结果。该系统具有速度快、体积小、功耗低等特点。为以后进行高性能的车牌识别算法开发提供了一个很好的硬件平台。
二、同步突发静态RAM(SBSRAM)及其在DSP系统中的应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、同步突发静态RAM(SBSRAM)及其在DSP系统中的应用（论文提纲范文）
（1）4通道动态信号分析仪信号通道及处理载板设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 动态信号分析仪背景及意义 |
| 1.2 国内外发展现状 |
| 1.3 论文设计内容及框架 |
| 第二章 仪器整体系统设计方案分析 |
| 2.1 系统需求分析 |
| 2.2 整体设计实施方案 |
| 2.2.1 信号输入调理通道结构 |
| 2.2.2 通道触发模块结构 |
| 2.2.3 信号源模块结构 |
| 2.2.4 仪器显示控制模块结构 |
| 2.3 仪器主控系统总体方案设计 |
| 2.3.1 多模式多通道的控制需求分析 |
| 2.3.2 DSP系统软件框架设计 |
| 2.4 本章小结 |
| 第三章 信号输入调理通道及处理载板模块设计及实现 |
| 3.1 信号输入调理通电路设计 |
| 3.1.1 无源衰减电路设计 |
| 3.1.2 固定增益电路设计 |
| 3.1.3 增益/衰减和偏置调节电路设计 |
| 3.1.4 滤波电路设计 |
| 3.1.5 ADC驱动器设计 |
| 3.2 触发电路设计 |
| 3.3 信号源硬件电路设计 |
| 3.3.1 DAC电路设计及实现 |
| 3.3.2 信号输出调理通道设计 |
| 3.4 通道控制设计 |
| 3.5 多通道电路设计 |
| 3.5.1 多通道采集电路设计 |
| 3.5.2 通道隔离度和一致性 |
| 3.6 本章小结 |
| 第四章 DSP系统及控制功能设计 |
| 4.1 DSP系统通信和控制接口设计 |
| 4.1.1 DSP系统与逻辑处理模块的接口设计 |
| 4.1.2 DSP系统与显示控制模块的接口设计 |
| 4.1.3 DSP系统与FLASH之间接口设计 |
| 4.1.4 DSP中断系统设计 |
| 4.2 DSP系统控制设计 |
| 4.2.1 FFT模式控制设计 |
| 4.2.2 扫频模式控制设计 |
| 4.2.3 信号源控制设计 |
| 4.3 DSP系统上电自启动设计 |
| 4.3.1 BOOTLOAD设计 |
| 4.3.2 FLASH地址空间分配 |
| 4.3.3 FLASH烧写具体设计实现 |
| 4.4 DSP系统内存管理设计 |
| 4.5 本章小结 |
| 第五章 动态信号分析仪调试与分析 |
| 5.1 电源调试 |
| 5.2 信号输入调理通道及处理载板的调试 |
| 5.2.1 信号输入调理通道的调试 |
| 5.2.2 信号源的调试 |
| 5.2.3 调试中遇到的问题 |
| 5.3 脉冲响应测试 |
| 5.4 信号源输出信号测试 |
| 5.5 通道隔离度和一致性测试 |
| 5.6 触发测试 |
| 5.7 信号输入调理通道测试 |
| 5.8 FFT最大实时带宽测试 |
| 5.9 正弦扫频模式测试 |
| 5.10 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（2）基于TMS320DM642的变速率语音终端设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 语音编码技术 |
| 1.2 DSP芯片与语音信号处理 |
| 1.3 变速率语音编码算法研究现状 |
| 1.4 课题方案确定 |
| 1.5 本人所做工作及论文安排 |
| 2 TMS320DM642介绍 |
| 2.1 DM642的内核特点 |
| 2.1.1 DM642的CPU单元 |
| 2.1.2 DM642的二级缓存结构 |
| 2.2 DM642的片上外设资源 |
| 2.2.1 增强DMA控制器(EDMA) |
| 2.2.2 外部存储器接口(EMIF) |
| 2.2.3 多通道音频串口(McASP) |
| 2.2.4 I2C总线接口 |
| 2.2.5 JTAG口 |
| 2.3 其他外设接口 |
| 2.3.1 视频口(VP) |
| 2.3.2 主机接口(HPI)/PCI接口 |
| 2.3.3 EMAC/MDIO |
| 2.3.4 多通道缓冲串口(McBSP) |
| 2.3.5 压控振荡器内插控制(VIC) |
| 2.3.6 通用输入输出管脚(GPIO) |
| 3 硬件电路设计 |
| 3.1 DM642的最小系统 |
| 3.1.1 电源电路设计 |
| 3.1.2 JTAG仿真口的设计 |
| 3.1.3 时钟和复位电路的设计 |
| 3.1.4 EMIF总线接口设计 |
| 3.1.5 其他引脚和测试信号 |
| 3.2 音频模块设计 |
| 3.2.1 TLV320AIC23B芯片 |
| 3.2.2 AIC23B与DM642的连接 |
| 3.2.3 AIC23B的输入输出电路 |
| 3.3 高速PCB电路板设计 |
| 3.3.1 封装 |
| 3.3.2 板层结构 |
| 3.3.3 布局布线 |
| 3.3.4 退耦电容的使用 |
| 3.3.5 信号完整性和EMC设计 |
| 4 SMV算法的研究 |
| 4.1 CELP编码原理 |
| 4.1.1 语音信号数字模型 |
| 4.1.2 CELP分析 |
| 4.2 SMV编码算法原理 |
| 4.2.1 预处理 |
| 4.2.2 线性预测分析 |
| 4.2.3 话音激活检测(VAD)与语音帧如何分类 |
| 4.2.4 不同速率下的激励产生 |
| 4.3 SMV解码算法原理 |
| 5 SMV算法在本终端上的移植 |
| 5.1 开发环境 |
| 5.1.1 CCS集成开发环境 |
| 5.1.2 DSP/BIOS驱动开发工具包 |
| 5.2 SMV算法移植 |
| 5.2.1 DSP/BIOS下的主程序设计 |
| 5.2.2 DSP/BIOS配置 |
| 5.2.3 关键函数分析 |
| 5.2.4 结果分析 |
| 6 总结及展望 |
| 致谢 |
| 参考文献 |
（3）M-DSP可编程同步存储控制器和Semaphore部件的设计和验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 课题的研究背景 |
| 1.3 共享存储的研究现状 |
| 1.4 论文的主要工作和意义 |
| 1.5 论文的组织结构 |
| 第二章 Semaphore部件和EMIF总体功能设计 |
| 2.1 M-DSP多核DSP体系结构 |
| 2.2 Semaphore部件功能设计 |
| 2.2.1 Semaphore部件特性 |
| 2.2.2 信号灯的申请 |
| 2.2.3 中断 |
| 2.3 EMIF可编程同步存储控制器功能设计 |
| 2.3.1 EMIF特点 |
| 2.3.2 与可编程同步控制器相关的寄存器 |
| 2.3.3 EMIF的启动 |
| 2.4 本章小结 |
| 第三章 Semaphore部件设计和实现 |
| 3.1 Semaphore部件整体架构 |
| 3.2 Semaphore部件接口的设计 |
| 3.2.1 缓冲器的设计 |
| 3.2.2 缓冲器的改进与优化 |
| 3.2.3 返回模块的设计 |
| 3.3 Semaphore部件译码器的设计 |
| 3.4 Semaphore部件申请机制的设计 |
| 3.4.1 中断请求的设计 |
| 3.4.2 请求队列的FIFO实现 |
| 3.4.3 错误中断 |
| 3.5 本章小结 |
| 第四章 EMIF可编程同步存储控制器设计和实现 |
| 4.1 EMIF同步可编程存储控制器总体结构 |
| 4.2 EMIF接口与读写协议 |
| 4.2.1 SBSRAM读写接口和协议 |
| 4.2.2 ZBT SRAM读写接口和协议 |
| 4.2.3 同步FIFO的接口和读写协议 |
| 4.3 EMIF同步存储控制器可编程状态机设计 |
| 4.3.1 可编程状态机设计 |
| 4.3.2 SBSRAM状态机设计 |
| 4.3.3 ZBT SRAM状态机设计 |
| 4.3.4 标准FIFO状态机设计 |
| 4.3.5 FWFT型FIFO状态机设计 |
| 4.4 流控通路 |
| 4.5 本章小结 |
| 第五章 Semaphore和可编程同步存储控制器功能验证 |
| 5.1 功能验证流程 |
| 5.2 功能验证方法 |
| 5.3 采用多层次验证 |
| 5.4 验证激励生成 |
| 5.5 模拟验证 |
| 5.5.1 信号灯模拟验证 |
| 5.5.2 EMIF可编程同步存储控制器模拟验证 |
| 5.6 模拟验证结果 |
| 5.7 本章小结 |
| 第六章 结束语 |
| 6.1 论文工作总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（4）新型短波调制解调器软硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第一章 绪论 |
| 1.1 短波通信简介 |
| 1.2 短波自适应通信和自动链路建立技术 |
| 1.3 论文背景和章节安排 |
| 第二章 新型短波调制解调器硬件平台设计与实现 |
| 2.1 系统硬件平台设计方案 |
| 2.2 DSP系统设计 |
| 2.2.1 系统DSP芯片介绍及配置 |
| 2.2.2 硬件系统时钟及DSP资源分配 |
| 2.3 异步串口模块和双口RAM模块的设计与调试 |
| 2.3.1 异步串口模块ST16C2550 |
| 2.3.2 双口RAM模块IDT70V25 |
| 2.4 FPGA接口及数字上变频模块设计与实现 |
| 2.4.1 FPGA接口模块设计与实现 |
| 2.4.2 上变频器AD9957配置 |
| 2.4.3 数字上变频模块实现 |
| 2.5 DSP片外FLASH自引导模块设计与实现 |
| 2.5.1 FLASH芯片及TI C6000系列DSP引导模式 |
| 2.5.2 DSP片外FLASH自引导的具体实现 |
| 2.6 其他外设模块简介 |
| 2.7 本章小结 |
| 第三章 短波系统数据链路层控制协议软件实现 |
| 3.1 ALE结构及ALE协议基础 |
| 3.2 短波系统自动链路建立(ALE)基本过程 |
| 3.2.1 信号收发 |
| 3.2.2 呼叫过程 |
| 3.2.3 探测过程 |
| 3.2.4 扫描过程 |
| 3.3 短波系统ALE控制协议实现分析 |
| 3.3.1 ALE协议软件功能分析 |
| 3.3.2 ALE协议状态描述 |
| 3.4 短波系统ALE控制协议软件实现 |
| 3.4.1 扫描接收模块的软件流程 |
| 3.4.2 链路建立模块的软件流程 |
| 3.4.3 链路维护模块的软件流程 |
| 3.4.4 探测模块的软件流程 |
| 3.5 本章小结 |
| 第四章 短波系统与主控机之间通信软件的实现 |
| 4.1 基于RS-232串口的主控数据收发系统 |
| 4.1.1 串口通信方案 |
| 4.1.2 串口通信的软件实现 |
| 4.1.3 主控串口通信测试 |
| 4.2 基于双口RAM的主控数据收发系统 |
| 4.2.1 主控数据收发系统通信方案 |
| 4.2.2 主控与短波系统通信的软件实现 |
| 4.2.3 主控与短波系统通信的软件接口规定 |
| 4.2.4 基于双口RAM的主控通信测试 |
| 4.3 本章小结 |
| 总结 |
| 致谢 |
| 参考文献 |
（5）DSP64X中EDMA部件的设计与验证（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 DSP64X概述及课题背景 |
| 1.1.1 DSP64X概述 |
| 1.1.2 DSP64X中的EDMA |
| 1.2 课题相关研究 |
| 1.2.1 DSP技术的发展及趋势 |
| 1.2.2 DMA技术的发展及趋势 |
| 1.3 本文的研究内容及成果 |
| 1.4 论文的组织结构 |
| 第二章 DSP64X中EDMA部件的原理及传输协议 |
| 2.1 EDMA部件的基本原理 |
| 2.1.1 控制寄存器 |
| 2.1.2 传输请求参数 |
| 2.2 EDMA部件的传输机制 |
| 2.2.1 EDMA的启动 |
| 2.2.2 传输参数的更新 |
| 2.2.3 EDMA的中断 |
| 2.2.4 传输参数的连接及通道的链接 |
| 2.3 EDMA部件的传输协议 |
| 2.3.1 EDMA与主动设备的传输协议 |
| 2.3.2 EDMA与被动设备的传输协议 |
| 2.4 本章小结 |
| 第三章 EDMA部件的总体结构设计 |
| 3.1 DSP64X的体系结构 |
| 3.2 EDMA部件的总体结构设计 |
| 3.3 串行EDMA控制机制 |
| 3.4 并行EDMA控制机制的研究 |
| 3.5 本章小结 |
| 第四章 EDMA部件的功能模块设计 |
| 4.1 参数RAM及其控制器 |
| 4.1.1 参数RAM |
| 4.1.2 事件编码器 |
| 4.1.3 RAM控制器 |
| 4.2 传输请求链 |
| 4.2.1 传输请求仲裁 |
| 4.2.2 传输请求队列 |
| 4.3 传输控制模块 |
| 4.3.1 队列寄存器组 |
| 4.3.2 源Pipeline |
| 4.3.3 目的Pipeline |
| 4.3.4 读命令缓冲区 |
| 4.3.5 写命令缓冲区 |
| 4.3.6 命令仲裁模块 |
| 4.3.7 Routing模块 |
| 4.4 本章小结 |
| 第五章 EDMA部件的模块级验证及优化 |
| 5.1 EDMA部件的功能验证 |
| 5.1.1 验证方法 |
| 5.1.2 验证内容 |
| 5.1.3 验证结果 |
| 5.1.4 覆盖率分析 |
| 5.2 EDMA部件的综合与优化 |
| 5.2.1 综合优化策略 |
| 5.2.2 综合过程 |
| 5.2.3 综合优化结果 |
| 5.3 本章小结 |
| 第六章 EDMA部件的系统级验证及分析 |
| 6.1 常用的验证方法 |
| 6.1.1 软件模拟验证 |
| 6.1.2 硬件仿真验证 |
| 6.2 EDMA部件的系统级验证 |
| 6.3 EDMA部件的性能对比 |
| 6.4 本章小结 |
| 第七章 结束语 |
| 7.1 本文的主要贡献 |
| 7.2 进一步的工作 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（6）基于高速DSP的电视跟踪系统研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 图像识别与电视跟踪技术概述 |
| 1.2 电视跟踪技术发展与应用 |
| 1.3 课题研究内容和意义 |
| 第二章 实时电视跟踪系统基本原理 |
| 2.1 图像识别与目标跟踪原理及实现过程 |
| 2.2 实时电视跟踪系统基本工作原理 |
| 2.3 毕业设计的主要工作 |
| 第三章 基于TMS320C6203B的电视跟踪系统设计 |
| 3.1 实时电视图像跟踪器设计方案 |
| 3.1.1 跟踪器系统的总体设计 |
| 3.1.2 跟踪器的设计特点 |
| 3.2 跟踪器系统硬件设计与实现 |
| 3.2.1 视频输入、A/D转换及同步分离电路 |
| 3.2.2 视频输出和字符、图形叠加 |
| 3.2.3 FPGA模块设计及功能 |
| 3.2.4 TMS320C6203B系统配置 |
| 3.2.5 数字指令输出 |
| 3.3 跟踪器PCB设计 |
| 3.3.1 系统信号完整性分析 |
| 3.3.2 跟踪器的PCB设计 |
| 第四章 图像自主识别与跟踪系统的总体设计 |
| 4.1 系统总体设计方案 |
| 4.1.1 跟踪系统总体设计 |
| 4.1.2 系统设计特点 |
| 4.2 图像数据处理系统性能分析 |
| 4.3 系统硬件架构 |
| 4.3.1 视频采集模块 |
| 4.3.2 摇杆电路及模拟输出 |
| 4.3.3 VGA显示电路设计 |
| 4.4 系统CAN总线设计与实现 |
| 第五章 图像自主识别与跟踪系统的DSP设计与实现 |
| 5.1 C6455 DSP外围硬件设计 |
| 5.1.1 外部存储器接口(EMIF)设计 |
| 5.1.2 双数据率动态存储器接口(DDR2)设计 |
| 5.2 高速串行接口(SRIO)设计 |
| 5.2.1 C6455间SRIO的互连设计 |
| 5.2.2 SRIO基本读写和门铃操作 |
| 5.2.3 C6455间的SRIO加载 |
| 5.3 结论 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 作者在攻读硕士期间完成的工作 |
（7）基于DSP的浮动夹头固有频率测量（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题提出的背景和意义 |
| 1.2 固有频率测量和数字信号分析 |
| 1.3 论文研究的主要内容 |
| 本章小结 |
| 第二章 浮动夹头固有频率分析方法研究 |
| 2.1 浮动夹头的结构特点 |
| 2.2 固有频率测量方法介绍及选择 |
| 2.2.1 自由振动法 |
| 2.2.2 强迫振动法 |
| 2.2.3 敲击声频率测量法 |
| 2.3 固有频率分析方法介绍及选择 |
| 2.3.1 快速傅里叶变换 |
| 2.3.2 短时傅里叶变换 |
| 2.3.3 Wigner-Ville 分布 |
| 2.3.4 小波分析 |
| 2.3.5 新型信号分析方法-HHT 变换 |
| 2.4 固有频率与临界速度 |
| 本章小结 |
| 第三章 DSP 芯片的选择及CCS 开发环境 |
| 3.1 运用DSP 实现固有频率分析的可行性 |
| 3.1.1 DSP 芯片发展及其优点 |
| 3.1.2 基于DSP 的系统设计过程 |
| 3.1.3 DSP 芯片的选择 |
| 3.2 TMS320C6701 介绍 |
| 3.2.1 CPU 核 |
| 3.2.2 内部存储器 |
| 3.2.3 片内外设资源 |
| 3.3 软件设计平台CCS |
| 3.3.1 CCS 的主要功能与特点 |
| 3.3.2 CCS 集成开发环境 |
| 本章小结 |
| 第四章 基于DSP 的浮动夹头固有频率分析系统 |
| 4.1 系统硬件设计 |
| 4.1.1 声级计 |
| 4.1.2 双路A/D |
| 4.1.3 在线可编程大容量FPGA |
| 4.1.4 存储空间 |
| 4.1.5 PCI 总线 |
| 4.1.6 电源及其他 |
| 4.2 系统软件设计 |
| 4.2.1 固有频率信号采集子程序 |
| 4.2.2 EMD 分解子程序 |
| 4.2.3 Hilbert 变换子程序 |
| 本章小结 |
| 第五章 浮动夹头固有频率的实测 |
| 5.1 校准测试 |
| 5.1.1 信号采集系统校准测试 |
| 5.1.2 HHT 信号处理部分校准测试 |
| 5.1.3 已知固有频率刚体实测 |
| 5.2 固有频率实测 |
| 5.2.1 试验参数的选择 |
| 5.2.2 实验步骤 |
| 5.2.3 浮动夹头固有频率实测结果 |
| 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文 |
| 致谢 |
（8）基于DSP的验瓶机图像处理系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题背景与意义 |
| 1.2 空瓶检测系统的发展概况 |
| 1.3 机器视觉的概述 |
| 1.4 本文主要的研究工作 |
| 2 检测原理与总体方案设计 |
| 2.1 系统检测原理 |
| 2.2 图像处理系统的性能指标及设计准则 |
| 2.3 系统总体结构设计 |
| 2.4 本章小结 |
| 3 空瓶检测中的数字图像处理技术 |
| 3.1 图像处理概述 |
| 3.2 图像处理的基本方法 |
| 3.3 本章小结 |
| 4 图像处理系统的硬件设计 |
| 4.1 图像处理系统的总体设计 |
| 4.2 图像处理系统的工作流程 |
| 4.3 主要芯片的选取 |
| 4.4 图像采集电路设计 |
| 4.5 DSP算法的硬件实现 |
| 4.6 USB接口设计 |
| 4.7 硬件设计的其它问题 |
| 4.8 本章小结 |
| 5 图像处理系统的软件设计 |
| 5.1 DSP软件开发工具 |
| 5.2 DSP主程序流程 |
| 5.3 图像采集的软件设计 |
| 5.4 图像处理算法的软件设计 |
| 5.5 实验结果测试 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 工作展望 |
| 致谢 |
| 攻读硕士期间主要成果 |
| 主要参考文献 |
（9）基于天基目标探测的实时图像处理系统的研究与应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 1 绪论 |
| 1.1 天基目标探测技术研究现状 |
| 1.2 图像处理系统的发展概况 |
| 1.3 论文的主要内容和结构安排 |
| 2 实时图像处理系统中关键技术的研究 |
| 2.1 PCI总线技术 |
| 2.1.1 PCI总线的简介 |
| 2.1.2 PCI总线主要性能 |
| 2.1.3 PCI数据传输机制 |
| 2.2 数字信号处理器(DSP)原理 |
| 2.2.1 数字信号处理器(DSP)概述 |
| 2.2.2 DSP TMS320C6701介绍 |
| 2.3 本章小结 |
| 3 实时图像处理系统的硬件设计 |
| 3.1 系统总体设计 |
| 3.2 电源管理模块设计 |
| 3.2.1 DSP供电电路 |
| 3.2.2 电源管理电路 |
| 3.3 系统时钟设计 |
| 3.4 DSP C6701的EMIF接口模块设计 |
| 3.4.1 SDRAM接口设计 |
| 3.4.2 SBSRAM接口设计 |
| 3.4.3 FIFO接口设计 |
| 3.4.4 FLASH接口设计 |
| 3.5 DSP C6701 HPI接口模块设计 |
| 3.6 JTAG接口、总线隔离与驱动以及其它模块设计 |
| 3.7 PCI总线接口模块设计 |
| 3.7.1 PCI总线接口设计方案 |
| 3.7.2 PCI总线接口模块具体设计 |
| 3.8 本章小结 |
| 4 实时图像处理系统的软件设计 |
| 4.1 软件总体结构 |
| 4.2 系统初始化 |
| 4.2.1 DSP锁相环初始化 |
| 4.2.2 外扩存储器接口初始化 |
| 4.2.3 SDRAM初始化 |
| 4.3 DSP引导程序加载 |
| 4.3.1 引导方式的选择 |
| 4.3.2 DSP C6701 ROM引导模式实现 |
| 4.4 基于FIFO的实时图像采集 |
| 4.5 设备驱动程序开发 |
| 4.5.1 设备驱动程序开发工具WinDriver介绍 |
| 4.5.2 用WinDriver开发驱动程序 |
| 4.6 星空目标捕获算法的DSP实现 |
| 4.6.1 天基目标捕获算法 |
| 4.6.2 天基目标捕获算法的DSP实现 |
| 5 总结与展望 |
| 参考文献 |
| 发表或以录用论文 |
| 致谢 |
| 附录1 部分电路原理图 |
（10）基于DSP的嵌入式车牌识别系统设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 车牌识别项目的背景及其意义 |
| 1.2 车牌识别技术所涉及领域以及难点 |
| 1.2.1 车牌识别技术所涉及领域 |
| 1.2.2 车牌识别技术的难点 |
| 1.3 车牌识别技术的研究现状以及应用前景 |
| 1.4 车牌识别技术的应用领域及发展趋势 |
| 1.5 本文的主要内容 |
| 第二章 车牌识别系统 |
| 2.1 车牌识别系统设计概况 |
| 2.2 车牌识别系统设计 |
| 2.3 数字信号处理器DSP |
| 2.3.1 DSP 的特点 |
| 2.3.2 TMS320C67138 DSP 的特点 |
| 2.4 现场可编程逻辑器件FPGA |
| 2.4.1 FPGA 简介 |
| 2.4.2 Altera Cyclone 系列FPGA 的特点 |
| 2.5 视频解码芯片SAA7113H |
| 2.6 系统存储芯片 |
| 2.7 本章小结 |
| 第三章 多DSP 车牌识别硬件平台设计 |
| 3.1 多DSP 车牌识别系统设计背景以及总体设计 |
| 3.1.1 多DSP 车牌识别系统设计背景 |
| 3.1.2 多DSP 车牌识别系统的总体设计 |
| 3.1.3 多DSP 车牌识别系统实现方案 |
| 3.2 多DSP 车牌识别系统硬件平台总体设计 |
| 3.3 SAA7113H 视频采集电路设计 |
| 3.3.1 SAA7113H 晶振电路 |
| 3.3.2 SAA7113H 的12C 配置及端口连接 |
| 3.4 DSP 及外围电路设计 |
| 3.4.1 晶振及JTAG 接口 |
| 3.4.2 DSP EMIF 接口与HPI 接口 |
| 3.4.2.1 TMS320C67138 DSP 的EMIF 接口与HPI 接口概述 |
| 3.4.2.2 SDRAM 与FLASH 通过EMIF 接口与DSP 相连接 |
| 3.4.2.3 DSP 与FPGA 的接口设计 |
| 3.4.3 DSP McBSP 接口与液晶显示模块 |
| 3.5 FPGA 及外围电路设计 |
| 3.5.1 配置芯片EPC54 |
| 3.5.2 SRAM |
| 3.5.3 MAX3232 |
| 3.5.4 FPGA 上电配置 |
| 3.6 电源模块设计 |
| 3.7 PCB 布局布线及制作总结 |
| 3.7.1 PCB 布局 |
| 3.7.2 PCB 布线 |
| 3.8 本章小结 |
| 第四章 FPGA 及DSP 程序设计 |
| 4.1 FPGA 逻辑控制程序总体设计方案 |
| 4.1.1 FPGA 与外部器件的连接特点 |
| 4.1.2 FPGA 总体编程架构 |
| 4.2 FPGA 各个模块的程序设计 |
| 4.2.1 图像采集接口模块saaInterface 设计 |
| 4.2.1.1 视频数据格式说明 |
| 4.2.1.2 saaInterface 模块设计 |
| 4.2.2 数据缓存与时钟隔离模块设计 |
| 4.2.3 核心控制模块controlCore 设计 |
| 4.2.3.1 有限状态机设计 |
| 4.2.3.2 视频数据的重组 |
| 4.2.3.3 乒乓控制操作 |
| 4.2.4 DSP 接口模块dspInterface 设计 |
| 4.2.4.1 DSP EMIF 接口时序介绍 |
| 4.2.4.2 DSP 接口模块dspInterface 的设计 |
| 4.2.5 UART 模块设计 |
| 4.2.6 数据缓存DPRAM 设计 |
| 4.2.7 双板通信模块的设计 |
| 4.3 FGPA 设计经验总结 |
| 4.4 DSP 程序开发 |
| 4.4.1 TI DSP 开发环境CCS 概述 |
| 4.4.2 DSP/BIOS 嵌入式系统 |
| 4.5 车牌识别系统DSP 应用程序开发 |
| 4.5.1 车牌识别任务划分 |
| 4.5.2 任务间的通信和同步 |
| 4.6 DSP 系统初始化 |
| 4.7 DSP 程序的FLASH 下载 |
| 4.8 DSP 对SAA7113H 的配置 |
| 4.9 本章小结 |
| 第五章 系统测试与验证 |
| 5.1 图像采集测试 |
| 5.2 车牌识别测试 |
| 5.3 车牌识别时间测试 |
| 5.4 本章总结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的成果 |
| 附录 |
四、同步突发静态RAM(SBSRAM)及其在DSP系统中的应用（论文参考文献）
- [1]4通道动态信号分析仪信号通道及处理载板设计[D]. 唐陆正. 电子科技大学, 2016(02)
- [2]基于TMS320DM642的变速率语音终端设计[D]. 张亮亮. 南京理工大学, 2015(06)
- [3]M-DSP可编程同步存储控制器和Semaphore部件的设计和验证[D]. 李建军. 国防科学技术大学, 2015(03)
- [4]新型短波调制解调器软硬件设计与实现[D]. 马锦. 西安电子科技大学, 2012(05)
- [5]DSP64X中EDMA部件的设计与验证[D]. 陈海波. 国防科学技术大学, 2011(07)
- [6]基于高速DSP的电视跟踪系统研究与实现[D]. 曹景致. 西安电子科技大学, 2010(10)
- [7]基于DSP的浮动夹头固有频率测量[D]. 何贞. 大连交通大学, 2010(08)
- [8]基于DSP的验瓶机图像处理系统设计[D]. 王明伟. 山东科技大学, 2009(S1)
- [9]基于天基目标探测的实时图像处理系统的研究与应用[D]. 马小娜. 中国科学院研究生院（西安光学精密机械研究所）, 2009(07)
- [10]基于DSP的嵌入式车牌识别系统设计与实现[D]. 刘泽伟. 电子科技大学, 2009(11)