一、主从JK触发器的问题讨论（论文文献综述）
王宁宁[1]（2020）在《学历案在中职《数字电子技术》课程教学中的应用研究 ——以“贵州省电子工业学校”为例》文中研究表明随着基础教育课程改革的持续推进,教育改革的重心已经转向课堂。在此背景下,华东师范大学崔允漷教授及其研究团队基于对传统教案的变革和发展,提出了一种新型的教学设计方案——学历案,旨在解决课堂教学中普遍存在的“游离学习”和“虚假学习”问题。本文以中职《数字电子技术》课程内容为依托,综合考虑学历案的基本内涵、构成要素、课型特点等多项因素,开展了学历案在中职《数字电子技术》课程教学中的应用研究,具体研究内容及论文章节安排如下:本论文共六章,分为三部分。第一部分（第1、2章）:笔者通过大量阅读学历案相关文献以及学历案问世前后期的相关教育政策文件,简介了本研究的研究背景,综述了学历案的国内外研究现状。并基于相关教育理论,结合新课改的进程和目标,提出了本研究的理论意义和实践意义。与此同时,本部分还对本研究的研究目的、研究内容、整个研究过程中所采用的研究方法、学历案的相关概念以及本研究所依据的教育理论进行了相关阐述。第二部分（第3、4、5章）:笔者通过问卷调查和访谈对当前中职《数字电子技术》课程教学现状进行了调查和分析,并基于调查所发现的课程教学问题,综合学历案本身的设计原则和要求,选取了中职《数字电子技术》课程中“JK触发器”、“组合逻辑电路的读图”以及“组合逻辑电路的设计”等章节内容进行了学历案的设计和教学应用研究。在应用学历案开展教学研究期间,笔者通过前期测试结果以及综合考虑实习学校的实际情况,确定了对照班和实验班,又在已知实验班学生前测成绩的情况下依据教育部考试等级划分标准将实验班学生按成绩划分成了三组,并根据成绩分组结果进行了班级座位规划。在具体教学实施过程中,笔者在对照班采用传统方式授课,在实验班采用学历案授课,通过课上视频录像记录对照班和实验班学生的课堂表现,并通过课后观看视频回放分别填写两个班的课堂观察项目表,同时回收实验班学生使用过的学历案。在教学实践结束后,使用同一份后测试卷对两个班学生进行测试,并以问卷的形式对实验班学生使用学历案学习后的满意度进行调查。在研究后期,笔者结合实验班和对照班的课堂观察项目表、后测成绩分析学历案是否能够帮助学生减少“游离学习”的问题,改善学生的学习状态,帮助学生实现学习成绩的提升;通过查看实验班学生的学历案填写情况,分析学历案教学能否帮助学生获得“在学习”状态,实现“真学习”;通过对比实验班各组学生的课堂观察项目表、后测成绩表现以及满意度问卷填写情况分析学历案教学对不同成绩层次学生的适用性。通过分析得到,使用学历案学习时,大多数学生能够进入学习状态,参与课堂互动,处于“在学习”状态,实现了“真学习”,成绩方面也有了较大幅度的提升。在学历案适用性方面,中等成绩层次的学生更适合使用学历案学习。第三部分（第6章）:对学历案在中职《数字电子技术》课程教学中的应用研究结果进行总结得出以下两点结论:其一,使用学历案教学能够有效改善和减少中职《数字电子技术》课程教学中学生所存在的“游离学习”和“虚假学习”问题,提升学生的学习成绩。其二,学历案教学并非对所有学生都适用,相对来说,对成绩中等的学生的适用性要好于成绩优秀的学生和后进生。由此可见,学历案在课程教学中的应用存在一定的局限性,关于如何打破这个局限,在学历案的应用中做到“扬长避短”,还需要后续研究者继续研究。
杨进[2]（2020）在《基于N-IGZO和P-SnO薄膜晶体管的互补集成电路以及器件模型的研究》文中认为目前,薄膜晶体管（TFT）已发展成一个巨大的产业,应用于显示器等领域,业界主流的TFT技术有低温多晶硅（LTPS）、非晶硅（a-Si）和氧化物TFT。随着新兴电子技术的出现,以可穿戴电子和柔性显示为代表,薄膜集成电路变得越来越重要,并且对薄膜材料性能提出了新的要求,比如成本低,可柔性,稳定性高等。a-Si的场效应迁移率低,而且在可见光或偏压下阈值电压会发生漂移。LTPS受限于多晶特性均一性相对较低且工艺复杂导致成本高。新兴的有机半导体、碳纳米管等TFT近年来发展也很迅速,但因还存在稳定性、纯度等问题,产业技术成熟度还需进一步提升。非晶铟镓锌氧（a-IGZO）的出现使氧化物半导体受到越来越多的关注。相比于其他主流TFT技术,氧化物半导体具有可见光下透明、场效应迁移率高、稳定性和均一性好、可低温甚至室温制备（因此可在柔性衬底上加工）、成本低等优点。当前报道的氧化物电路大部分是单极技术,特别是基于IGZOTFT。造成这种现状的根源在于难以获取高性能的P型氧化物TFT。然而与单极技术相比,互补技术展现了全方面的优势,包括但不限于功耗低、抗干扰能力强、集成度密度高、轨对轨输出等。为了实现氧化物互补电路,一些课题组采用了混合互补技术,使用有机或者其他材料的P型TFT与N型氧化物TFT搭配,取得了不错的电路性能。混合互补技术最大的问题在于工艺复杂和解决工艺兼容带来的高成本。在报道的有限P型氧化物材料中,氧化亚锡（SnO）被认为是最有前途的材料之一,主要是由于空穴迁移率高,可低温大规模制备,且稳定性好。基于全氧化物半导体的互补技术理论上是最佳方案,尽管有一些相关的文献报道,但是发展十分缓慢,研究的电路还局限在反相器、逻辑门、环形振荡器等简单电路单元,这些电路功能单一,集成度低。更重要的是在时序逻辑电路方面,特别是触发器的研究还是空白。为了更快推动氧化物半导体应用于新兴领域,提升全氧化物互补电路的功能和规模迫在眉睫。任何集成电路技术的发展都需要精准的器件模型在仿真时准确地预测电路行为,因为这样能够让电路设计变得更加高效并且节约成本。主流建模方法为半经验法,在载流子输运机制和材料特性的基础上添加一些拟合函数或者经验参数。当前研究氧化物TFT模型的文献基本局限于N型TFT,可以满足单极氧化物电路仿真的需求,由于P型氧化物TFT的一些物理机制尚不明确,使用半经验法建模存在极大的挑战,导致相关研究非常少,这也是其他新型半导体材料正在或即将面临的问题。因此,寻找一种不考虑物理机制和材料特性的建模方法有利于推动全氧化物互补电路仿真技术的发展,也为其他新型半导体材料提供参考。论文针对氧化物半导体在互补集成电路方面发展落后的现状,以N型IGZO TFT和P型SnO TFT为基础,设计并研制了大面积均匀且稳定性好的高性能互补反相器,并首次制备出静态随机存取存储器（SRAM）,也首次系统地制备了三种类型的触发器,特别是边沿D触发器的实现填补了当前研究空白。基于边沿D触发器并集成90个TFTs,本论文设计并成功制备了一个2位二进制可逆计数器,并从功能和良品率两方面论证了 N-IGZO与P-SnO大规模互补集成的可能性。论文详细分析了这些电路的电学性能,并将它们的性能参数与已报道的文献进行了比较。首次将人工神经网络（ANN）建模方法应用于SnO TFT,并在电路仿真软件平台实现了器件特性仿真。论文的主要研究内容如下:1.高性能反相器出色的器件均一性是大规模集成电路正常工作的必要前提。目前P型氧化物TFT仍处于起步阶段,很少有文献做过相关实验。本论文从所研制的P型SnO TFTs中随机选取8个,通过计算在不同VDs下它们阈值电压的平均值和标准方差,对器件性能均一性进行了评估。这些SnO TFTs展现了和IGZO TFTs一样出色的均一性。反相器是现代电路系统的基石,评价反相器性能的参数主要有三个:开关阈值电压（VsP）,最大电压增益（Gainmax）和噪声容限水平（或者过渡宽度）。当SnO TFT宽长比与IGZO TFT宽长比的比值（A）为8时,能够使VSP接近理想状态,等于电源电压一半（VDD/2）。在1 cm × 1 cm的衬底上随机挑选N=8但IGZO TFT宽长比不同的12个反相器。对核心参数进行离散度分析,在VDD=8 V时,VSP为4±0.022 V,意味着每个反相器的VSP都达到理想状态,且高、低噪声容限水平均衡;过渡宽度仅为1.04±0.024 V,有效输入电压比例高达87.5%,抗干扰能力极强;Gainmax为113±16.5,最高值达到142,打破了当时全氧化物互补反相器的Gainmax记录。相对文献报道的氧化物互补反相器存在以上三个核心性能参数不能兼顾的问题,本实验制备的反相器首次同时实现了理想的VSP、高的噪声容限水平且两者均衡和极高的Gainmax,并且出色的性能完全可重复。2.高性能SRAMSRAM单元对于数据处理是必不可少的电路模块。论文首次制备出全氧化物互补SRAM单元,面积只有0.0208 mm2,在报道的基于柔性半导体的SRAM单元中是最小的。基于传统的静态电压传输特性曲线方法研究了读、写和保持状态下的工作稳定性,通过图形化的方式提取出读、写和保持静态噪声容限,分别为1.43、1.67和2.3 V。另外,SRAM单元的疲劳测试以及在空气中放置5个月后重新测试的静态电压传输特性显示无论是长时间工作或者长期暴露在空气中都具有很好的稳定性。由于SRAM单元在读操作时更容易失败,N曲线方法也被用于分析读稳定性,静态电流和电压噪声容限分别为13 μA和2.05 V。数据写入时间是一个非常重要的参数,越短越好,可从动态波形中提取。写“1”和写“0”的转换时间分别为121和82 μs,和其他基于柔性半导体的SRAM单元相比,这是最短的写入时间。研究结果表明,使用氧化物半导体制备的互补SRAM拥有出色的性能,具有极高的潜力用于大规模柔性电子中的数据存储和处理。3.时序逻辑电路当前还没有文献报道全氧化物互补边沿D触发器,更不用说功能复杂且集成度更高的时序逻辑电路,研究进度远远落后于单极电路等。论文首次制备出全氧化物互补边沿D触发器,并研究了边沿D触发器输出信号对输入信号电压范围变化的鲁棒性,发现即使输入信号的高、低电平电压差小至1 V（高电平电压为4.5 V,低电平电压为3.5 V）,输出信号仍然能够保持不变。其次,从动态波形中提取了边沿D触发器的延迟时间。从“0”到“1”和从“1”到“0”的传播延迟时间分别为17和40 μs,相应的传输延迟时间分别为31.6和46.3 μs。与基于有机半导体的互补边沿D触发器相比,这样的延迟时间也是非常短的。最后,基于高性能互补边沿D触发器,论文使用90个TFTs设计并成功制备了一个2位二进制可逆计数器,实现了加计数和减计数功能。该电路良品率为55%,简单折算成单个TFT的良品率为99.34%。论文从功能和良品率两方面论证了N-IGZO与P-SnO大规模互补集成的可能性。4.SnO TFT器件模型仿真技术是薄膜集成电路技术发展过程中必不可少的一环,然而由于缺乏精准的SnOTFT模型,全氧化物互补电路的仿真工作便无从谈起。论文首次将ANN应用于SnO TFT建模,选择多层感知器神经网络并采用反向误差传播算法。根据影响漏-源电流（IDS）的内部和外部参数,模型确定了三个输入变量和一个输出变量。训练样本为7个不同W/L值SnO TFTs的输出特性曲线。论文研究了样本容量大小对性能和迭代时间的影响,确定了恰当的电压采样间隔。另外,神经元数量和迭代次数分别设置为50和500。使用平均绝对相对误差（MARE）计算ANN模型的精度。将漏-源电压（VDS）的一部分电压范围用于训练神经网络,剩余电压范围用于预测IDS,开态电流MARE为2.25%。同样使用一部分栅-源电压（VGS）范围预测IDS,开态电流MARE为0.3%。可见建立的SnO TFT模型精度足够高,能够满足电路仿真要求。最后,从ANN模型到可用于电路仿真软件的模型还需要使用Pspice语言转换为Pspice模型,论文也顺利完成了这一部分的工作。
何锋,李峭,张玉玺,张有光[3]（2020）在《面向航空通信应用的边沿触发器教学设计》文中研究指明本文研究和分析了面向航空通信应用的边沿触发器教学设计。以边沿触发电路实现原理为核心,引导边沿触发机制的探究式学习;以航空机载网络通信为具体应用背景,引入科学研究和工程实现中实际问题,设计曼切斯特码检测系统实验;使得边沿触发器教学成为"知识再创造"的过程和创新实践的新载体,以期培养新工科背景下的独立、创新和实践精神。
郑尖[4]（2017）在《基于忆阻器的触发器及其应用电路的设计》文中认为随着半导体晶体管特征尺寸的不断减小,其尺寸逐渐接近理论极限值,集成电路的发展受到了极大制约。忆阻器作为与电阻、电容和电感并列的第四种基本电路元件,具有非易失性、动态阻变、高集成度、低功耗、CMOS兼容等特性,是构建数字集成电路的理想元件之一,有望为电子行业的发展带来新的突破。本文对忆阻器的概念、特性、发展以及应用进行了介绍和总结,并针对现有触发器电路所存在的一些问题,如存储的数据在断电后会丢失以及电路较为复杂等,结合忆阻器的独特性质,提出了基于阈值忆阻器的全新结构的触发器电路,包括SR触发器、D触发器、T/T’触发器、JK触发器,不仅实现了现有的触发器功能,还简化了电路结构,同时忆阻器的非易失性使得触发器电路在断电时也不会丢失数据,十分适用于电源供应不稳定或需要休眠的场景。本文还对基于忆阻器的触发器电路的应用进行了研究,通过触发器之间的组合实现了结构更加复杂的两类典型时序逻辑电路,即多种不同功能的计数器和寄存器,如异步/同步二进制计数器、异步五进制计数器、基本寄存器以及移位寄存器,并通过HSpice仿真检验了理论的正确性。本文的研究在忆阻器与CMOS集成的基础上为新型数字电路结构的设计提供了新的思路,拓展了忆阻器的应用范围。
胡世昌[5]（2017）在《边沿触发器的构建原理分析》文中研究指明边沿触发器由边沿跳变电路和基本RS锁存器组成。边沿跳变电路根据构建原理可分为基于门延迟和基于正反馈两类。基于门延迟的边沿跳变电路利用边沿检测电路产生脉冲,作为电平触发器的使能信号,脉冲宽度是实现触发器边沿跳变的关键。基于正反馈的边沿跳变电路直接利用正反馈锁0和锁1电路实现边沿跳变。边沿跳变电路产生的信号作为基本RS触发器的输入,实现状态保存。脉冲、正反馈、导通、阻塞这些基本概念的组合,是构成复杂的时序电路的基础。
冯若飞[6]（2016）在《可逆时序逻辑电路的研究与设计》文中认为可逆逻辑是量子计算、超低功耗集成电路等重要的新兴研究领域的基础和关键,可逆逻辑电路特别是可逆时序逻辑电路的设计属于当前国际性的研究前沿和热点。本文研究量子可逆时序逻辑电路的设计方法,主要内容包括:（1）分析了量子可逆逻辑电路的研究现状和背景,简述研究逻辑电路的必要性和可行性,简要说明了可逆逻辑电路的基本性能指标,阐述了组合逻辑电路和时序逻辑电路的区别,以便进一步研究逻辑电路。（2）可逆触发器的设计。可逆时序逻辑电路的基本组成单元是可逆触发器,本文参考已有的可逆RS触发器设计,通过降低量子门代价和垃圾位输出,进行了可逆RS触发器的设计和优化。分析对比结果表明,本文设计的可逆RS触发器具有量子代价更小等优点,此外,还设计了可逆主从JK触发器和可逆主从T触发器。（3）可逆时序电路的设计,特别是对可逆寄存器和可逆移位寄存器的设计和优化。由于可逆D触发器是可逆寄存器的基本组成单元,本文首先设计了可逆D触发器,并在此方法上进行改进。基于可逆D触发器设计了可逆寄存器,然后通过CP级联方式设计可逆移位寄存器,分析结果对比表明,本文设计的可逆移位寄存器具有量子逻辑门更少,垃圾位数更小等优点。此外还进行了可逆计数器的设计。可逆计数器是可逆时序逻辑电路的重要应用,本文在已由的工作基础上,设计了上升沿触发的可逆T触发器,然后基于可逆T触发器构造了可逆异步计数器和可逆同步计数器。最后利用电子波导Y-分支开关（Y-Branch Switch YBS）构建可逆逻辑门可以用更少的能量来改变开关状态,改进了现有Toffoli门的YBS实现。（4）本文的总结和展望。总结了本课题的前期工作,并提出了课题研究的不足和今后研究的方向,对课题的研究前景进行了分析。本文工作的探索性较强。希望本文对于可逆时序逻辑电路设计方面的研究能够有所促进和帮助。
郝李鹏[7]（2012）在《基于AES算法的抗旁道攻击方法研究》文中认为高级加密标准（Advanced Encryption Standard, AES）因其严谨、高效、安全的数学设计，成为21世纪新的高级加密算法，在计算机通信和信息系统安全领域有着广泛的应用。旁路攻击（Side Channel Attack, SCA）技术利用密码算法在软硬件实现时泄漏的物理信息可恢复出算法的密钥，对算法实现的载体——芯片的安全构成重大威胁。本文以AES安全实现为研究对象，以SCA技术的成功案例为指导，展开多项关于防御SCA措施的研究。课题主要偏重于研究芯片抗差分能量攻击（Differential Power Attack, DPA）以及抗差分故障攻击（Differential Fault Attack, DFA）的策略，研究内容涉及以下四个方面：1、基于AES算法的新型故障攻击及其防御：首先通过对传统DFA方案的研究，采用多字节随机故障模型，针对AES算法提出一种新型攻击方案，并使用MATLAB模拟验证该攻击的有效性；其次，根据循环冗余校验码（Cyclic Redundancy Check, CRC）校验器的工作原理，设计一种新型故障检测结构，并将其添加在算法硬件实现时易被故障诱导的地点，以达到防御DFA攻击的目的；最后，利用Quartus II软件对上述电路的防护能力进行仿真和验证。2、基于灵敏放大型逻辑的抗差分能量攻击JK触发器设计：通过对传统触发器结构和旁道攻击芯片原理的研究，根据灵敏放大型逻辑（SenseAmplifier Based Logic, SABL）单元的工作特征以及触发器的特征方程，推导出能耗恒定的JK触发器的状态方程，进而得到相应的触发器结构。实验表明该电路结构抗DPA性能显着。3、基于MSMV的抗差分能量攻击电路设计及其应用：通过对SABL单元和DPA工作原理的研究，采用多电源和多阈值电压（Muti-SupplyMuti-Vth, MSMV） CMOS电路技术，设计一种具有低功耗以及抗DPA性能的双电源和双阈值电压双轨预充逻辑（Dual-Supply Dual-Vth Dual RailPre-charge Logic, DSDVDRP）电路，进一步根据DSDVDRP的设计思想，设计一种新型的全加器结构。实验结果表明所设计全加器逻辑功能正确，低功耗、抗DPA性能显着。4、基于屏蔽技术的抗零值功耗攻击AES SubByte电路设计：首先通过对DPA方案以及AES算法结构的研究，提出一种具有防御零值功耗攻击（Zero Value Power Attack）性能的AES SubByte模块设计及其VLSI实现方案。该方案采用关键模块复用以及数据屏蔽的方法进行设计，不仅减小了电路的芯片开销，而且提高了电路的工作速度。实验表明该模块性能指标有较大的提升。
伍乾永[8]（2011）在《触发器使用中可靠性问题的讨论》文中认为本文以JK触发器为例,从电路结构的角度说明其使用中常见的干扰现象,产生的原因及其对电路可靠性的影响,并指出了消除干扰的措施。
戴燕云[9]（2009）在《基于脉冲技术低功耗高性能触发器设计》文中研究表明随着VLSI集成度的提高,芯片特征尺寸的缩小,电路规模越来越大,同时芯片工作速度越来越快,这使芯片的功耗越来越大,低功耗设计已经成为VLSI设计必须遵循的规范。同时随着便携式电子设备不断的发展,更需要低功耗设计延长电池寿命。所有这些因素都促使了发展能在保持系统高性能基础上的低功耗技术。当前高性能微处理器设计中,时钟网络的功耗占据了芯片总功耗的很大一部分。时钟网络由触发器和时钟树组成。触发器是数字系统的关键部件,它影响着系统的各项性能,如功耗、时钟子系统的实现、信号的完整性、芯片的面积、全局布线、封装以及散热等问题。在DSP应用中,触发器不仅用于流水线,而且被用来实现延迟元件(Z-1)。因此,设计低功耗、高性能的触发器是数字系统设计的重要任务。脉冲式触发器与传统的主从触发器相比,具有电路结构简单、软边沿、低延时、低功耗等优点,越来越受到关注。至今,较多文献对脉冲式触发器进行了研究。本文主要研究基于脉冲技术的低功耗、高性能触发器的设计。提出了二值脉冲式触发器的通用结构和具体的电路设计。双电源电压技术是能有效降低电路功耗又不降低电路性能的低功耗技术,文中提出了能应用于双电源电压方案,很好地承担采用VS-CVS技术设计电路中关键路径上的电平转换任务的脉冲式电平转换触发器。降低时钟频率和时钟信号的电压摆幅能有效地降低时钟系统功耗,文中设计了新的时钟低摆幅双边沿脉冲式触发器。随着CMOS工艺进入深亚微米阶段,漏电流功耗成为不可忽视的一部分,本文利用多阈值技术设计了新的多阈值低功耗脉冲式触发器。最后本文将二值脉冲式触发器的设计延伸到三值脉冲式触发器的设计,提出了三值脉冲式触发器的通用结构和设计方法,并设计了各种具体的三值脉冲式触发器。设计实例表明所提出的二值、三值脉冲式触发器通用结构和设计方法具有简单性、实用性以及先进性。所设计的各种低功耗触发器均用HSPICE进行了模拟和验证,均具有正确的逻辑功能和良好的瞬态特性。和相关文献的电路相比,新设计的电路具有电路结构简单、低功耗、低延时以及低功耗延时积（PDP）的特点。文中所设计的各种低功耗、高性能脉冲式触发器可用于低功耗、高速VLSI中。设计的低功耗、高性能脉冲式电平转换触发器可用于采用VS-CVS技术的电路的关键路径上。
周宦银,田彦军,马果花,刘家华[10]（2008）在《相同元件的仿真模型的研究》文中研究表明在一般电路仿真系统中,常常主要考虑仿真对象的主要因素,忽略次要因素,同样的元件用相同的仿真模型。然而,同样的两个元件其性能和参数不可能完全一样,在某些情况下,极细微的差异可能导致结果不同、甚至完全相反;就是说,在某些情况下同样的元件不能用相同的仿真模型,而必须用不同的仿真模型。该文以MULTISIM9.0仿真软件对RS触发器和主从JK触发器进行的仿真为例,分析了产生问题的原因,提出了在特殊的情况下,某些细微因素可能是决定因素,系统建模不能完全忽视一些看似很细微的因素的观点。
二、主从JK触发器的问题讨论（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、主从JK触发器的问题讨论（论文提纲范文）
（1）学历案在中职《数字电子技术》课程教学中的应用研究 ——以“贵州省电子工业学校”为例（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.3 研究目的与意义 |
| 1.4 研究内容与研究方法 |
| 2 相关概念界定和理论基础 |
| 2.1 学历案的概念界定 |
| 2.2 研究的理论基础 |
| 3 前期调查——中职《数字电子技术》课程教学现状 |
| 3.1 调查目的 |
| 3.2 调查过程 |
| 3.3 调查结论 |
| 4 中职《数字电子技术》课程相关章节学历案设计 |
| 4.1 设计内容的选择 |
| 4.2 设计原则 |
| 4.3 设计依据 |
| 4.4 设计思路 |
| 4.5 学历案的设计 |
| 4.6 学历案在中职课程教学中的应用原则和方法 |
| 5 学历案在中职《数字电子技术》课程教学中的应用实践及结果分析 |
| 5.1 实践目的 |
| 5.2 实践对象 |
| 5.3 实践准备 |
| 5.4 实践过程 |
| 5.5 实践结果分析 |
| 6 研究总结 |
| 6.1 研究结论 |
| 6.2 研究创新点 |
| 6.3 研究的不足与展望 |
| 参考文献 |
| 附录 |
| 附录 1 中职《数字电子技术》课程教学现状调查问卷 |
| 附录 2 中职《数字电子技术》课程教学现状访谈 |
| 附录 3 《JK 触发器》学历案 |
| 附录 4 《组合逻辑电路的读图与设计》学历案 |
| 附录 5 前测试卷 |
| 附录 6 《JK 触发器》学历案课堂教学过程记录 |
| 附录 7 《组合逻辑电路的读图与设计》学历案课堂教学过程记录 |
| 附录 8 《JK 触发器》教案教学过程记录 |
| 附录 9 《组合逻辑电路的读图与设计》教案教学过程记录 |
| 附录 10 后测试卷 |
| 附录 11 学历案使用满意度调查问卷 |
| 致谢 |
| 攻读硕士学位期间主要研究成果 |
（2）基于N-IGZO和P-SnO薄膜晶体管的互补集成电路以及器件模型的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号表 |
| 第一章 绪论 |
| 1.1 薄膜晶体管 |
| 1.2 N型氧化物半导体 |
| 1.3 P型氧化物半导体 |
| 1.4 TFT器件结构 |
| 1.5 基于氧化物半导体的集成电路 |
| 1.6 器件模型研究 |
| 1.6.1 器件建模介绍 |
| 1.6.2 器件建模方法 |
| 1.7 本论文的课题选取与研究 |
| 第二章 基于IGZO TFT和SnO TFT的高性能反相器 |
| 2.1 引言 |
| 2.2 IGZO TFT和SnO TFT的制备与特性表征 |
| 2.2.1 器件制备 |
| 2.2.2 器件特性表征 |
| 2.2.3 器件均一性 |
| 2.3 基于IGZO TFT和SnO TFT的反相器 |
| 2.3.1 工作原理 |
| 2.3.2 特性分析 |
| 2.3.3 功耗 |
| 2.4 本章小结 |
| 第三章 基于IGZO TFT和SnO TFT的高性能SRAM |
| 3.1 引言 |
| 3.2 工作原理 |
| 3.3 设计与制备 |
| 3.4 稳定性研究 |
| 3.4.1 基于SVTC曲线的稳定性分析 |
| 3.4.2 基于N曲线的读稳定性分析 |
| 3.5 动态特性研究 |
| 3.6 本章小结 |
| 第四章 基于IGZO TFT和SnO TFT的时序逻辑电路 |
| 4.1 引言 |
| 4.2 “If-else”组合逻辑电路 |
| 4.3 触发器 |
| 4.3.1 电平D触发器 |
| 4.3.2 主从JK触发器 |
| 4.3.3 边沿D触发器 |
| 4.4 2位二进制可逆计数器 |
| 4.5 本章小结 |
| 第五章 基于人工神经网络的SnO TFT建模 |
| 5.1 引言 |
| 5.2 人工神经网络 |
| 5.3 建立ANN模型 |
| 5.3.1 BP神经网络 |
| 5.3.2 基于MATLAB的程序实现 |
| 5.4 建立Pspice模型 |
| 5.5 本章小结 |
| 第六章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 附录一 |
| 附录二 |
| 附录三 |
| 参考文献 |
| 致谢 |
| 攻读博士学位期间的研究成果 |
| Paper Ⅰ |
| Paper Ⅱ |
| Paper Ⅲ |
| Paper Ⅳ |
| 学位论文评阅及答辩情况表 |
（3）面向航空通信应用的边沿触发器教学设计（论文提纲范文）
| 0 引言 |
| 1 边沿触发教学设计 |
| 2 机载通信实验设计 |
| 3 教学实践与效果 |
| 4 结语 |
（4）基于忆阻器的触发器及其应用电路的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容 |
| 1.4 论文组织结构 |
| 2 忆阻器的理论基础及阈值模型 |
| 2.1 忆阻器的发展 |
| 2.2 忆阻器的特性 |
| 2.3 阈值忆阻器模型 |
| 2.4 本章小结 |
| 3 基于忆阻器的触发器电路设计 |
| 3.1 触发器电路 |
| 3.2 基于忆阻器的SR触发器电路设计 |
| 3.3 基于忆阻器的D触发器电路设计 |
| 3.4 基于忆阻器的T和T’触发器电路设计 |
| 3.5 基于忆阻器的JK触发器电路设计 |
| 3.6 本章小结 |
| 4 基于忆阻器的触发器电路的应用 |
| 4.1 时序逻辑电路的基本概念 |
| 4.2 基于触发器的计数器电路设计 |
| 4.3 基于触发器的寄存器电路设计 |
| 4.4 本章小结 |
| 5 总结及展望 |
| 5.1 全文总结 |
| 5.2 研究展望 |
| 致谢 |
| 参考文献 |
| 附录 攻读硕士期间发表的论文 |
（5）边沿触发器的构建原理分析（论文提纲范文）
| 1 基于门延迟的边沿触发器构建原理 |
| 1.1 获得窄脉冲 |
| 1.2 实现带使能端的JK功能触发器 |
| 1.3 窄脉冲前置作为使能信号 |
| 1.4 基于门延迟的边沿触发器的实现 |
| 1.5 基于门延迟边沿触发器的时间特性分析 |
| 2 基于正反馈的边沿触发器构建原理 |
| 2.1 正反馈锁存电路 |
| 2.2 基于正反馈的边沿触发器的实现 |
| 2.3 基于正反馈边沿触发器的时间特性分析 |
| 3 结语 |
（6）可逆时序逻辑电路的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题的研究背景和意义 |
| 1.1.1 课题的研究背景 |
| 1.1.2 课题的研究意义 |
| 1.2 可逆时序逻辑电路的研究现状及发展趋势 |
| 1.2.1 可逆时序逻辑电路的国内外研究现状分析 |
| 1.2.2 可逆逻辑电路研究存在问题与发展方向 |
| 1.3 本文的研究内容和论文结构 |
| 第2章 可逆逻辑电路研究基础 |
| 2.1 可逆逻辑电路理论基础 |
| 2.1.1 可逆逻辑与量子逻辑门 |
| 2.1.2 可逆逻辑电路性能指标 |
| 2.2 组合逻辑电路和时序逻辑电路 |
| 2.2.1 组合逻辑电路 |
| 2.2.2 时序逻辑电路 |
| 2.2.3 时序逻辑电路的应用 |
| 2.2.4 可逆时序逻辑电路 |
| 2.3 本章小结 |
| 第3章 可逆触发器的设计 |
| 3.1 可逆RS触发器 |
| 3.1.1 设计方法与结果 |
| 3.1.2 设计结果分析讨论 |
| 3.1.3 可逆主从RS触发器的设计 |
| 3.1.4 设计结果分析讨论 |
| 3.2 可逆主从JK触发器 |
| 3.3 可逆主从T触发器 |
| 3.4 本章小结 |
| 第4章 可逆时序逻辑电路的设计 |
| 4.1 可逆D触发器 |
| 4.1.1 可逆D触发器的设计 |
| 4.1.2 可逆主从D触发器 |
| 4.2 可逆寄存器 |
| 4.2.1 基于D触发器的可逆寄存器 |
| 4.2.2 可逆移位寄存器的设计 |
| 4.2.3 设计结果分析讨论 |
| 4.3 可逆计数器 |
| 4.3.1 可逆T触发器 |
| 4.3.2 可逆异步计数器 |
| 4.3.3 可逆同步计数器 |
| 4.4 可逆逻辑门的物理实现方法 |
| 4.5 本章小结 |
| 第5章 总结和展望 |
| 5.1 课题总结 |
| 5.2 课题工作展望 |
| 参考文献 |
| 攻读硕士学位期间科研成果 |
| 致谢 |
（7）基于AES算法的抗旁道攻击方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 引言 |
| 1 绪论 |
| 1.1 选题的意义与背景 |
| 1.2 分组密码简介 |
| 1.3 旁道攻击简介 |
| 1.4 国内外研究现状 |
| 1.4.1 抗 DFA 方法的发展及现状 |
| 1.4.2 抗 DPA 方法的发展及现状 |
| 1.5 内容安排 |
| 2 高级加密标准 AES |
| 2.1 AES 算法的数学基础 |
| 2.2 AES 算法的运算规则 |
| 2.3 AES 算法流程 |
| 2.3.1 字节代换 |
| 2.3.2 行变换 |
| 2.3.3 列混淆 |
| 2.3.4 子密钥加 |
| 2.3.5 密钥扩展算法 |
| 2.4 AES 算法安全性评估 |
| 2.5 本章小结 |
| 3 基于 AES 算法的新型故障攻击及其防御 |
| 3.1 传统差分故障攻击 AES-128 算法方案 |
| 3.2 新型差分故障攻击 AES-128 密钥扩展算法方案 |
| 3.3 新型 DFA 的详细过程 |
| 3.3.1 差分故障攻击 W[36] |
| 3.3.2 差分故障攻击 W[37]、W[38] |
| 3.3.3 差分故障攻击 W[39] |
| 3.4 模拟攻击结果 |
| 3.5 防御 DFA 攻击的硬件电路设计 |
| 3.6 本章小结 |
| 4 基于灵敏放大型逻辑的抗差分能量攻击 JK 触发器设计 |
| 4.1 差分能量攻击及其防御 |
| 4.2 SABL 电路 |
| 4.3 基于 SABL 电路的 JK 触发器设计 |
| 4.4 计算机仿真与分析 |
| 4.5 本章小结 |
| 5 基于 MSMV 的抗差分能量攻击电路设计及其应用 |
| 5.1 多电源和多阈值电压 CMOS 电路技术 |
| 5.2 DSDVDRP 电路设计和模拟 |
| 5.3 基于 DSDVDRP 电路的复杂逻辑门设计 |
| 5.4 基于 DSDVDRP 电路的全加器结构 |
| 5.5 本章小结 |
| 6 基于屏蔽技术的抗零值功耗攻击的 AES SubByte 电路设计 |
| 6.1 零值功耗攻击的原理及其防御措施 |
| 6.2 改良型 GF(28)域求逆算法 |
| 6.3 改良型 GF(28)域求逆算法硬件架构 |
| 6.4 防御零值功耗攻击 SubByte 电路的 VLSI 实现 |
| 6.5 抗 DPA 性能分析 |
| 6.6 结论 |
| 7 总结与展望 |
| 参考文献 |
| 附录 A |
| 在学研究成果 |
| 致谢 |
（8）触发器使用中可靠性问题的讨论（论文提纲范文）
| 1 电平型JK触发器的空翻现象 |
| 2 主从JK触发器的一次性变化问题 |
（9）基于脉冲技术低功耗高性能触发器设计（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 图目次 |
| 表目次 |
| 第1章 绪论 |
| 1.1 低功耗研究的意义 |
| 1.2 本文研究背景和内容 |
| 第2章 CMOS电路的性能指标 |
| 2.1 CMOS电路的功耗指标 |
| 2.1.1 动态功耗 |
| 2.1.2 短路功耗 |
| 2.1.3 静态功耗 |
| 2.2 触发器的特性指标 |
| 2.2.1 模拟测试平台 |
| 2.2.2 触发器的功耗指标 |
| 2.2.3 触发器的时间参数指标 |
| 2.3 CMOS电路的优化 |
| 2.4 本章小结 |
| 第3章 二值低功耗脉冲式触发器通用结构和设计方法 |
| 3.1 脉冲式触发器概述 |
| 3.2 传输电压开关理论 |
| 3.2.1 开关变量和开关代数 |
| 3.2.2 信号变量和信号代数 |
| 3.2.3 联结运算 |
| 3.2.4 传输电压开关理论 |
| 3.3 二值脉冲式触发器的通用结构 |
| 3.4 二值动态显性双边沿脉冲式D触发器的设计 |
| 3.4.1 电路设计 |
| 3.4.2 模拟结果与比较 |
| 3.5 二值静态隐性单边沿脉冲式JK触发器的设计 |
| 3.5.1 电路设计 |
| 3.5.2 模拟结果 |
| 3.6 二值静态隐性双边沿脉冲式RS触发器的设计 |
| 3.7 本章小结 |
| 第4章 低功耗双电源脉冲式电平转换触发器设计 |
| 4.1 双电源电压技术 |
| 4.2 脉冲式电平转换触发器 |
| 4.2.1 自我预充电式电平转换触发器 |
| 4.2.2 隐性双边沿脉冲式电平转换触发器 |
| 4.2.3 显性双边沿脉冲式电平转换触发器 |
| 4.2.4 反馈双边沿触发电平转换触发器 |
| 4.3 新型动态显性双边沿脉冲式电平转换触发器 |
| 4.4 模拟结果与比较 |
| 4.5 本章小结 |
| 第5章 时钟低摆幅低功耗脉冲式触发器设计 |
| 5.1 时钟低摆幅技术和双边沿触发技术 |
| 5.2 时钟低摆幅双边沿脉冲式差分触发器 |
| 5.2.1 脉冲式差分触发器 |
| 5.2.2 时钟低摆幅双边沿脉冲式差分触发器 |
| 5.2.3 模拟结果与比较 |
| 5.3 本章小结 |
| 第6章 多阈值低功耗脉冲式触发器设计 |
| 6.1 漏电流功耗 |
| 6.2 亚阈值电流控制技术 |
| 6.2.1 堆栈效应技术 |
| 6.2.2 动态阈值电压技术 |
| 6.2.3 双阈值电压技术 |
| 6.3 时钟低摆幅多阈值显性双边沿脉冲式触发器 |
| 6.3.1 两种典型显性脉冲式触发器 |
| 6.3.2 低摆幅多阈值双边沿显性脉冲式触发器(LS-ep-FF) |
| 6.3.3 模拟结果与比较 |
| 6.4 本章小结 |
| 第7章 三值低功耗脉冲式触发器通用结构和电路设计 |
| 7.1 三值CMOS文字电路和反相器 |
| 7.2 三值触发器概述 |
| 7.3 三值脉冲式触发器的通用结构 |
| 7.4 三值脉冲式触发器电路设计 |
| 7.4.1 三值脉冲式D触发器设计 |
| 7.4.2 三值脉冲式JKL触发器设计 |
| 7.5 本章小结 |
| 第8章 结论 |
| 参考文献 |
| 作者简历及在学习期间取得的科研成果 |
（10）相同元件的仿真模型的研究（论文提纲范文）
| 1 用Multisim9.0软件进行仿真时出现错误的仿真实例 |
| 1.1 RS触发器仿真 |
| 1.2 主从JK触发器仿真 |
| 2 结论 |
四、主从JK触发器的问题讨论（论文参考文献）
- [1]学历案在中职《数字电子技术》课程教学中的应用研究 ——以“贵州省电子工业学校”为例[D]. 王宁宁. 贵州师范大学, 2020(12)
- [2]基于N-IGZO和P-SnO薄膜晶体管的互补集成电路以及器件模型的研究[D]. 杨进. 山东大学, 2020(10)
- [3]面向航空通信应用的边沿触发器教学设计[J]. 何锋,李峭,张玉玺,张有光. 电气电子教学学报, 2020(01)
- [4]基于忆阻器的触发器及其应用电路的设计[D]. 郑尖. 华中科技大学, 2017(07)
- [5]边沿触发器的构建原理分析[J]. 胡世昌. 东莞理工学院学报, 2017(01)
- [6]可逆时序逻辑电路的研究与设计[D]. 冯若飞. 东华大学, 2016(06)
- [7]基于AES算法的抗旁道攻击方法研究[D]. 郝李鹏. 宁波大学, 2012(03)
- [8]触发器使用中可靠性问题的讨论[J]. 伍乾永. 内江科技, 2011(05)
- [9]基于脉冲技术低功耗高性能触发器设计[D]. 戴燕云. 浙江大学, 2009(05)
- [10]相同元件的仿真模型的研究[J]. 周宦银,田彦军,马果花,刘家华. 实验技术与管理, 2008(05)