一、I~2C器件接口IP核的CPLD设计（论文文献综述）
杨钊[1]（2021）在《FC协议分析仪若干关键技术研究》文中进行了进一步梳理当前光纤通道（Fibre Channel,FC）技术在高性能存储、航空电子、实时网络、传感器数据融合等领域有一定的应用需求,随着网络规模的扩大与传输速率的提升,FC网络环境也越来越复杂。为了确保FC系统的高性能与可靠性,需要协议分析仪对FC网络数据进行实时捕获与分析验证。本文探讨一种支持2G/4G/8G FC链路速率自适应,可完成FC数据捕获与协议分析,同时具备眼图在线监控等多功能的FC协议分析仪。在研究FC协议簇及其FC-AE-ASM子协议的基础上,本文首先提出了一种灵活可靠的多功能FC协议分析仪整体方案,该方案集成FC协议分析模块、FC协议分析接口模块、单板计算机等多个核心部件,并将上位机与协议分析仪融为一体,完成便捷的协议分析任务;本文通过对比两种文件存储模式,确定了协议分析仪所使用的存储模式,描述了FPGA功能模块的内部结构、用于数据捕获与协议分析的数据抓手模块、链路数据采集模式及眼图在线监控等组成部分的具体实施方案;本文完成了FC协议分析仪的FC模块电路设计,包括FC模块整体互连架构,根据电源需求构建的电源管理系统,时钟复位与相关配置电路,以及保证协议分析仪安全正确工作的I2C监控电路。最后本文搭建了测试验证平台,在实际FC网络环境中对FC协议分析仪的相关功能进行了测试验证。测试结果表明:本文的FC协议分析仪可实现两种数据采集模式下FC数据帧实时捕获,协议分析功能正确且捕获报文符合协议标准;获取的实时眼图信息准确反映了链路信号质量情况;I2C监控电路实现了FC模块当前电压、温度值等参数信息的实时上报,达到了设计方案的要求。
刘靖[2]（2021）在《基于农业物联网USB接口的FPGA边缘计算设计与实现》文中提出随着物联网、大数据、云计算的发展,智慧农业的展开对提高作物的产量和保护生态环境有着重要的意义。随着世界人口的增长和可耕地面积的减少恶化,世界粮食储备量的缺口仍在日益增长。因此,为了保证生态环境的绿色发展,科技兴农显得尤为重要。农业环境信息的采集对农业数字化耕种策略有很大的影响,传感器为环境信息获取的感知设备,功能不同的传感器接口类型繁多。多类接口的不同使用方法增加了农业科技设备安装、运维的难度,而实现海量环境数据实时、在线处理需要“高额”成本。本文对传感器技术、数据分析算法和硬件算法移植等部分进行研究,旨在设计与实现一种基于FPGA的传感器数据采集和边缘计算系统。实验测试结果表明本文设计的系统可稳定运行,处理结果有效可靠,可为智慧农业物联网系统提供实时数据感知、在线处理的技术支持。本文首先根据IEEE 1451标准实现I2C型传感器标准化。即选取合适的USB数据转换器将I2C型传感器接口进行USB统一化。以树莓派开发平台为数据采集系统模块,对环境信息各传感器数据进行采集、存储。然后,采用Vivado HLS工具对小波分解算法进行面向边缘计算的硬件算法移植,再经过硬件算法优化后,将其打包成IP核供Zynq-7000系列开发平台调用,以实现对原始环境数据进行小波分解的加速处理。最后,编写基于Socket的TCP应用程序,将树莓派采集模块的数据传输至FPGA边缘计算模块。其中,上位机的交互界面使用Qt编写。为简化设计、减少成本,上位机的数据传输同样使用TCP协议;同时,树莓派开发板和FPGA开发板采用接入路由器与PC进行通信的方式。在Vivado HLS环境下,采用C/C++语言进行IP核开发,具有可移植性强的特点,为本系统后续面向边缘节点数据预测模块的算法实现奠定基础。
石路凡[3]（2021）在《高速扫描式数码印花机数据实时处理系统硬件设计》文中研究说明近年来,随着计算机技术发展,数码印花技术劳动力投入小、灵活性高、污染小等优势逐渐凸显。但目前主流的扫描式数码印花机生产效率较传统的丝网印刷机存在一定差距,导致其在实际生产应用中普及率较低。扫描式数码印花机数据处理系统性能主要取决于系统图像转置处理效率,提高图像转置效率将有效提高系统性能。为此,本文围绕扫描式印花机图像数据处理技术,研究开发了高速扫描式数码印花机数据实时处理系统,具有较高的工程应用价值。系统以海思Hi3536处理器和Xilinx Artix-7 FPGA为核心设计,处理器通过两路千兆光接口接收上位机点阵图像数据并完成解压缩,通过PCIe总线向FPGA转发图像数据;FPGA实现了图像数据转置与喷头同步喷印控制;结合行进列出转置法、非原地转置策略和分块转置策略,提高了图像转置运算效率,最终实现高速数码喷印。此外,系统还拓展了RS-232、RS-485和I2C接口用于与外围设备交互。测试结果表明,本文研究开发的数据处理系统工作稳定,数据处理带宽可达1775Mb/s,实现了600dpi分辨率、4色打印模式下平均710m2/h的喷印速度。
李鑫维[4]（2020）在《5G移动通信基站基带处理板卡数字硬件设计与实现》文中研究表明第五代移动通信技术,即5th generation wireless systems简称5G,是最新一代蜂窝移动通信技术。5G的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。5G技术相比目前4G（4th generation wireless systems）技术,其峰值速率将增长数十倍,同时将端到端的延时从4G时代的十几毫秒缩短至5G时代的几毫秒以内。正是因为有了超强的通讯和带宽能力,当前仍然停留于构想阶段的车联网、物联网、智慧城市、无人机网络等概念将在5G网络的应用中变为现实。本硬件设计和实现的研究主体为5G移动通信基站中的基带处理板卡。自5G移动通信的特点来看,对于基站而言,业务数据处理能力和传输能力的要求越来越高。基站中的BBU（Building Base band Unite）是处理基带业务数据的核心,核心中承担该功能的即为本设计与实现的基带处理板卡。该板卡需要功能强大的芯片以支撑庞大的数据处理能力,需要具备高速链路传输避免出现较大延时,需要良好的逻辑控制保证正常运行,同时兼顾降低成本以便满足板卡的可量产性。本文完成的主要工作如下所示:（1）完成板卡需求梳理以及制定板卡硬件设计方案。为了满足可支持3个100MHz 64TR小区能力,基带板卡需要1片FPGA协同处理下行数据,需要2片MPSOC和2片FPGA协同处理上行数据。在此FPGA选取XILINX公司的VU7P芯片,MPSOC选取XILINX公司的ZU15EG芯片,板卡对外光接口选取100Gbps数据率光模块连接,逻辑控制选用CPLD实现。（2）完成板卡硬件电路原理图设计以及PCB设计。硬件电路设计需要基于仿真,尤其是整板的DDR4存储单元和100Gbps光口电路layout设计。（3）完成板卡逻辑控制代码实现。基于CPLD芯片,使用Diamond工具,采用VHDL语言实现功能。（4）完成板卡回板调试测试工作、系统集成测试工作、可靠性验证工作。本设计完成的硬件板卡满足数据处理能力强、传输数据快的需求,系统高可靠性运行正常。为后续的5G基站升级提供基础与借鉴。
王涛[5]（2020）在《基于TMS320DM8127双路视频压缩传输系统设计与实现》文中研究表明随着图像处理技术的不断发展,视频监控系统广泛地应用在智能交通、平安城市、飞机目标跟踪等诸多领域,在日常生活和国防建设中都扮演着重要角色。除了高数据量带来的视频质量和清晰度问题,不同应用场景带来的不同格式视频源兼容性问题也是亟待解决的问题之一。能够兼容多格式输入的视频压缩传输系统有着广阔的应用前景和市场需求。本文基于此背景,研究设计并实现基于H.264视频编码的支持多格式输入的双路视频压缩传输系统。系统采用FPGA+DSP处理器架构,以TI公司的Davinci系列TMS320DM8127为核心处理器,配以大容量高速DDR3,分别采用GS2970和TVP5151完成对SDI视频和PAL视频的采集,通过FPGA对两路视频进行信号切换和数据格式转换,利用DM8127对双路视频同时压缩编码,并将SDI压缩视频以RTP协议分发组播,将PAL压缩视频以TCP协议传输至存储模块。本设计以DM8127为核心构建了集采集、压缩、传输为一体的网络视频服务终端。具体而言,本文的主要工作在以下几个方面。硬件设计工作主要包括1、视频采集模块的设计,分别通过高清视频解码芯片将原始SDI视频转换为BT.1120格式,通过标清视频解码芯片将原始PAL视频转换为BT.656格式,两路视频通过FPGA完成信号切换及数据格式转换。2、网络传输模块采用了双网冗余设计保证系统传输的稳定性。3、电源模块的设计,首先通过分析各模块所需电压的特性,分别为其选用合适的电源转换芯片完成电路设计。其次设计使用集成电源管理芯片通过EEPROM编程实现对DM8127上电时序的控制。软件设计工作主要包括1、采集芯片驱动的设计,通过I2C总线控制标清视频解码芯片,通过SPI总线控制高清视频解码芯片。2、视频数据链路的构建与实现,设计并实现本项目需求的双路视频压缩传输数据链路。3、实现基于TCP和RTP协议的视频网络传输。在完成双路视频压缩传输系统的设计与实现后,本文进行了系统测试。结果表明本文设计的系统同时支持PAL和SDI视频输入,可以同时进行组播和存储,视频压缩传输的延时低于300ms,且解码后的视频无卡顿、掉帧等现象,视频压缩比达到125左右,同时系统的稳定性也达到项目需求。
郭东宇[6]（2020）在《基于FPGA的数字图像处理技术的应用》文中指出科技飞速发展的今天,人们对于图像处理的要求越来越高,各行各业对于图像的实时快速处理需求日益增多,而传统的图像处理技术无论是通过DSP、CPU以及ASIC都存在不足之处,FPGA由于其自身独特的并行性特点,在图像实时快速处理领域迅速发展起来,通过FPGA对图像进行实时处理,可以极大的提高图像处理的实时性,达到近乎人眼无法所无法察觉到的能力。鉴于FPGA在图像实时处理领域的优点,本次研究致力于FPGA在数字图像处理技术的应用,选取的具体研究方向为FPGA在实时边缘检测中的应用。考虑到图像采集过程中可能会产生噪声,设计中采用滤波算法结合边缘检测算法共同实现最佳的边缘检测效果。本次设计中选用Intel公司的EP4CE10F17C8作为系统的核心FPGA芯片,选用OV7670型号的30W像素CMOS摄像头作为图像的采集部分,借助SCCB时序完成对摄像头的配置;图像的缓存部分选用HY57V281620型号的SDRAM芯片,由于SDRAM芯片是外挂的芯片,设计中主要完成对其控制器的设计;图像边缘检测算法选取最为常用的Sobel边缘检测算法,该部分的设计考虑到片内资源开销问题,这里借助其内部IP核完成部分复杂的乘除法运算;图像的滤波算法部分,考虑到在数字图像处理领域中滤波算法较多,这里分别对中值滤波、均值滤波、高斯滤波三种算法进行设计,并对高斯滤波的模板选取两种不同的做出对比,最终通过结合边缘检测算法观察效果,选取中值滤波作为最终的滤波算法;图像传输部分选用Realtek的RTL8201百兆以太网PHY芯片,通过设计UDP/IP协议,完成对图像的实时传输;借助PC端的上位机软件观察效果;最终得到本系统从图像的捕获到图像的实时显示,每幅图像的仅需要48ms,达到了预期设计的目地。本次设计各个部分的设计采用的是Intel公司的QuartusⅡ软件作为设计工具,选取Modelsim作为仿真工具。上述设计完成综合之后下载到FPGA内部,最终的实验结果达到了预期的目标。
范彰宇[7]（2020）在《基于FPGA+DSP的高速数字信号处理系统设计》文中研究说明数字信号处理广泛应用于科学技术的各个领域,它在当今数字信号处理中扮演着越来越重要的角色。随着信息技术、大规模集成电路和计算机的逐渐普及,数字信号处理技术亦得到了飞速的发展。特别是专用DSP和大型可编程器件FPGA的高速发展,更加推动了数字信号处理技术的系统设计。本文以雷达、导航、图像处理等领域数字信号处理作为应用目标,首先介绍了当前数字信号处理系统的发展概况。随后在研究设计方案中,开展了各模块电路的设计,基于双通道DSP+FPGA的数字信号处理系统开发了硬件平台。在平台应用中,DSP模块主要负责数据的处理过程和外部通信;FPGA则主要负责组织调制过程、编解码、信号表示的实时动态处理和连接控制等基本功能,同时也可进行高实时性要求的运算。通过它们的有机结合,可以实现互补优势以充分发挥DSP的高性能和性能的灵活性。同时,硬件平台对外提供SRIO接口和PCI-E接口,以实现系统的快速数据交换功能。FPGA数据配置采用CPLD和FLASH并行配置模式,并且通过DSP实现在线重载功能。分析证明,基于双通道DSP+FPGA的数字信号处理系统硬件平台可以满足设计尺寸、低功耗等要求,DSP和FPGA可以根据需要正常加载,底层驱动可以正常工作,具有很好的军事意义和应用价值。
任静[8]（2020）在《图像压缩编解码的FPGA设计与实现》文中研究说明随着计算机和信息科学技术的不断发展,图像处理在航空航天、生物医学、遥感监测、信息安全等领域都发挥着重要作用,尤其是高分辨率图像的实时处理对相关领域的发展尤为关键。鉴于仅仅使用纯软件的方式来实现图像的处理需要耗费大量的时间,并不能达到快速和实时性的要求,而采用FPGA（现场可编程门阵列）与高效率硬件描述语言Verilog HDL相结合的方法,可以充分发挥其流水线的并行处理能力,进而大大加速系统的设计进程,提供了硬件支持和软件保障。目前,图像压缩算法的优化及其硬件实现,仍有很大的研究和发展空间。论文以Cyclone II系列FPGA作为中央处理器,选用DE2开发平台,并在Quartus II中采用硬件描述语言进行编程,最终设计了一种基于FPGA的图像压缩编解码系统。系统集图像采集、JPEG图像压缩以及数据传输功能为一体。其中,图像采集模块选用以CMOS传感器MT9P001芯片为核心的D5M开发套件,实现图像捕获并实时地将Bayer格式转换成便于操作的RGB格式。图像压缩模块完成了基于FPGA的JPEG编码器的实现。为此,先对图像进行预处理,将RGB格式转换为YCbCr格式。然后在Chen算法基础上,通过二分频信号控制器对加减运算符号做出选择,减少了加法器的调用,从而实现二维离散余弦变换（DCT）的优化。其次将量化与Zigzag扫描相结合,对DCT系数和量化步长同时完成扫描重排,进一步节约了功能实现所需时间。最后,采用查找表的形式进行DC系数和AC系数的Huffman编码,并完成了码流组装。图像传输模块通过RS＿232串口与PC机进行通信,将完成压缩后的图像数据传输至PC端,并通过MATLAB进行解压缩,显示并保存图像。论文主要包括图像采集系统的硬件电路、JPEG压缩处理系统的硬件电路及软件设计,实现了系统各个模块功能,并对其进行测试,验证了整个系统的可行性。测试表明,本设计实现了预期的功能,达到设计目标,实现了图像的采集、JPEG编码器以及传输的要求。最终在PC机上显示出来的图像,质量良好,验证了本系统的可行性。
王宜聪[9]（2020）在《基于FPGA的视频图像边缘实时检测系统设计》文中提出提取图像边缘是图像处理类算法的基础,对于图像边缘提取具有重大意义。现如今视频图像数据朝着高分辨率、高帧数的方向发展,这就大大增加了图像数据量,处理难度也大大提升了。传统的软件处理由于是串行结构处理的方式,处理速度有限,在一些对于处理速度要求较高的图像处理的场合难以保证较高的可靠性与实时性。FPGA技术脱颖而出,因其并行处理方式与流水线结构,可完成针对大量图像数据的高速处理,较高的处理速度保证了图像数据处理的实时性,FPGA技术在图像数据处理领域的应用将是一往无前的。本设计采用CycloneⅣE系列的FPGA主控芯片以及verilog HDL硬件描述语言,将摄像头OV5640采集的视频图像彩图画面以640×480分辨率、40帧/秒进行图像数据的实时边缘检测算法处理,最终将提取的视频图像边缘通过百兆以太网发送到上位机进行实时显示。该基于FPGA的视频图像边缘实时检测系统可应用于动态特征识别领域,例如一些对图像帧数要求较高的人脸识别、交通道路上号牌识别等场合。本设计主要FPGA实现模块有IIC协议驱动以及配置、图像数据采集及转换、图像边缘检测、SDRAM控制器、图像数据封装、UDP协议上传。所需外设有摄像头OV5640、SDRAM外部存储器、上位机,其中上位机需要由RJ45水晶头也就是网线在PHY芯片（以太网MAC层与PHY芯片接口为MII接口）支持下与FPGA相连接。本系统的特点在于将传统的Sobel边缘检测算法的处理矩阵模板进行了矩阵系数的改进,同时对图像噪声进行滤波处理,最后将检测到的边缘图像通过以太网多层协议（底层为UDP协议）发送到上位机进行了实时显示,该与上位机的联网操作是为了以便进一步完成后续图像处理算法,利用传统软件或者FPGA做进一步处理均可,可操作性强。
袁鹏[10]（2020）在《基于FPGA的包装破损检测物流分拣系统研究》文中提出近些年电商经济的飞速发展,快递企业的业务量飙升,但是电商的快速发展与快递业的发展相对滞后之间产生了极大的予盾。所以爆仓、暴力分拣、快递破损等问题频繁出现,主要原因还是快递分拣的自动化水平较低,效率不高。因此,必须提高快递分拣的自动化水平,同时减少暴力分拣事件的发生,防止快递破损等问题的出现。针对快递破损的问题,同时为了提高快递分拣效率,本文将FPGA应用于快递分拣系统中,利用图像识别检测技术设计了一套可以实现快递破损检测的自动分拣系统。该分拣系统使用二维码作为信息媒介,通过FPGA对快递图像进行采集处理和显示,从而实现快递破损检测,最终利用单片机控制分拣设备实现快递自动分拣。其中FPGA图像处理是通过YCbCr格式Y分量进行灰度变换,使用Sobel边缘检测,为了提高检测系统的工作效率,对算子的内部结构进行流水线设计,针对图像检测中的噪声问题,本文对中值滤波、高斯滤波和均值滤波3种滤波方法进行了去噪效果比较,结果发现高斯滤波效果最好,针对破损快递的信息存储问题,本文使用Flash芯片进行存储。最后,对快递分拣系统各个模块的硬件电路和程序进行功能测试。结果表明,该分拣系统可以实现二维码信息的提取、快递的包装破损检测、分拣设备的控制。为实现快递分拣系统的破损检测和自动分拣提供了一种有效的方法,有一定的应用价值。
二、I~2C器件接口IP核的CPLD设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、I~2C器件接口IP核的CPLD设计（论文提纲范文）
（1）FC协议分析仪若干关键技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 课题研究内容和论文组织结构 |
| 1.3.1 课题研究内容 |
| 1.3.2 论文组织结构 |
| 2 FC相关协议研究 |
| 2.1 OSI参考模型简介 |
| 2.2 FC协议分析 |
| 2.2.1 FC分层结构 |
| 2.2.2 FC帧结构分析 |
| 2.3 FC-AE-ASM协议分析 |
| 2.3.1 FC-AE-ASM协议简介 |
| 2.3.2 FC-AE-ASM帧首部信息 |
| 2.3.3 FC-AE-ASM协议分析判据 |
| 2.4 FC错误类型分析与处理 |
| 2.4.1 FC主要错误类型分析 |
| 2.4.2 FC错误处理机制 |
| 2.5 本章小结 |
| 3 FC协议分析仪设计概述 |
| 3.1 FC协议分析仪概述 |
| 3.1.1 FC协议分析仪整体架构 |
| 3.1.2 文件存储模式 |
| 3.1.3 FPGA功能模块结构 |
| 3.2 链路数据采集与处理 |
| 3.2.1 模拟通路模式 |
| 3.2.2 数字重定时模式 |
| 3.2.3 光分模式 |
| 3.2.4 FC数据抓手模块 |
| 3.3 眼图在线监控设计 |
| 3.4 本章小结 |
| 4 FC模块电路设计 |
| 4.1 FC模块整体架构 |
| 4.1.1 总体设计概述 |
| 4.1.2 内部原理与接口设计 |
| 4.2 电源管理方案设计 |
| 4.2.1 电源需求分析 |
| 4.2.2 电源管理方案架构 |
| 4.3 时钟、复位与配置电路设计 |
| 4.3.1 时钟电路设计 |
| 4.3.2 复位与配置电路设计 |
| 4.4 I~2C监控电路设计 |
| 4.4.1 I~2C总线简介 |
| 4.4.2 监控功能电路设计 |
| 4.5 本章小结 |
| 5 测试与验证 |
| 5.1 测试平台搭建 |
| 5.2 相关功能测试验证 |
| 5.2.1 分析功能验证 |
| 5.2.2 捕获数据报文正确性验证 |
| 5.2.3 眼图在线监控功能验证 |
| 5.2.4 I~2C监控功能验证 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 本文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 作者简介 |
（2）基于农业物联网USB接口的FPGA边缘计算设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 农业物联网研究现状 |
| 1.2.2 FPGA技术发展及其应用现状 |
| 1.3 课题来源 |
| 1.4 论文主要研究内容与章节安排 |
| 1.4.1 主要研究目标和内容 |
| 1.4.2 本文章节安排 |
| 1.5 本章小结 |
| 第二章 相关开发平台及硬件设备 |
| 2.1 基于树莓派的采集节点 |
| 2.1.1 传感器简介 |
| 2.1.2 USB转换器简介 |
| 2.1.3 树莓派简介 |
| 2.2 基于FPGA的边缘计算节点 |
| 2.2.1 Xilinx Zynq-7000 系列简介 |
| 2.2.2 Zynq设计工具 |
| 2.3 本章小结 |
| 第三章 基于USB接口的驱动设计与实现 |
| 3.1 使用接口简介 |
| 3.1.1 I~2C接口 |
| 3.1.2 USB接口 |
| 3.2 I~2C驱动 |
| 3.2.1 I~2C驱动框架 |
| 3.2.2 主要结构体 |
| 3.3 USB驱动 |
| 3.3.1 USB驱动架构 |
| 3.3.2 USB驱动逻辑结构和传输方式 |
| 3.3.3 USB请求块 |
| 3.4 USB接口驱动的实现 |
| 3.4.1 I~2C接口驱动 |
| 3.4.2 USB接口驱动 |
| 3.5 传感器描述文件 |
| 3.6 驱动内核编译 |
| 3.7 本章小结 |
| 第四章 面向边缘计算的FPGA软硬件协同设计实现 |
| 4.1 边缘计算的FPGA实现方案 |
| 4.2 小波分解基础 |
| 4.2.1 小波变换发展 |
| 4.2.2 小波变换数学依据 |
| 4.2.3 几种常见的小波基函数 |
| 4.2.4 小波分解 |
| 4.3 边缘计算硬件模块设计 |
| 4.3.1 HLS简介 |
| 4.3.2 小波分解硬件IP实现 |
| 4.3.3 边缘计算硬件加速模块实现 |
| 4.4 系统软件设计 |
| 4.4.1 嵌入式开发环境的搭建 |
| 4.4.2 QTE开发环境的安装 |
| 4.5 本章小结 |
| 第五章 整体架构及系统实现 |
| 5.1 整体系统架构定义 |
| 5.2 PL与PS端交互设计 |
| 5.2.1 AXI总线 |
| 5.2.2 PL与 Linux系统的数据交互 |
| 5.3 数据传输及上位机实现 |
| 5.3.1 Socket数据传输 |
| 5.3.2 上位机环境的搭建与实现 |
| 5.4 整体系统的实现 |
| 5.5 本章小结 |
| 第六章 总结和展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
（3）高速扫描式数码印花机数据实时处理系统硬件设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 相关技术研究概况 |
| 1.2.1 国内外研究现状 |
| 1.2.2 DDR3 相关技术特性 |
| 1.2.3 矩阵转置技术 |
| 1.2.4 PCIe技术概述 |
| 1.3 论文研究内容与组织结构 |
| 1.3.1 论文研究内容 |
| 1.3.2 论文组织结构 |
| 2 系统硬件总体设计 |
| 2.1 需求分析与关键器件选型 |
| 2.1.1 需求分析 |
| 2.1.2 可行方案对比 |
| 2.1.3 处理器芯片选型 |
| 2.1.4 FPGA芯片选型 |
| 2.2 系统硬件整体方案 |
| 2.2.1 系统总体方案 |
| 2.2.2 系统功能模块划分 |
| 2.3 本章小结 |
| 3 系统硬件详细设计 |
| 3.1 处理器模块 |
| 3.1.1 千兆网络接口 |
| 3.1.2 PCIe接口 |
| 3.1.3 DDR3 SDRAM接口 |
| 3.1.4 SPI Flash接口 |
| 3.1.5 UART接口 |
| 3.1.6 I2C接口 |
| 3.1.7 其他预留接口 |
| 3.2 FPGA模块 |
| 3.2.1 Flash接口 |
| 3.2.2 DDR3 SDRAM接口 |
| 3.2.3 喷头控制接口 |
| 3.3 电源模块 |
| 3.4 系统PCB设计 |
| 3.4.1 PCB布局设计 |
| 3.4.2 PCB层叠设计 |
| 3.4.3 PCB布线设计 |
| 3.4.4 DDR3 关键信号仿真 |
| 3.4.5 PCB设计结果 |
| 3.5 本章小结 |
| 4 FPGA功能设计 |
| 4.1 PCIe模块 |
| 4.1.1 TLP格式分析 |
| 4.1.2 BAR空间配置 |
| 4.1.3 接收状态机设计 |
| 4.2 图像转置模块 |
| 4.2.1 功能设计 |
| 4.2.2 地址映射关系 |
| 4.2.3 读写模式优化设计 |
| 4.3 DDR3 控制器模块 |
| 4.3.1 中断控制模块 |
| 4.3.2 DDR3 读写控制模块 |
| 4.4 喷头控制模块 |
| 4.5 本章小结 |
| 5 系统测试 |
| 5.1 硬件测试 |
| 5.2 电源测试 |
| 5.2.1 电源信号质量测试 |
| 5.2.2 上电时序测试 |
| 5.3 关键信号测试 |
| 5.3.1 时钟信号质量测试 |
| 5.3.2 PCIe信号质量测试 |
| 5.4 FPGA功能测试 |
| 5.4.1 PCIe链路传输测试 |
| 5.4.2 DDR3 读写测试 |
| 5.4.3 转置功能测试 |
| 5.4.4 转置性能测试 |
| 5.5 样机测试 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 |
（4）5G移动通信基站基带处理板卡数字硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 本课题的研究进展 |
| 1.2.1 基带处理单元发展历史 |
| 1.2.2 处理器发展历史 |
| 1.2.3 内存发展历史 |
| 1.3 本文主要研究内容 |
| 第2章 基带处理板卡硬件需求分析与方案设计 |
| 2.1 5G移动通信基站子系统硬件架构与需求分析 |
| 2.2 BBU单元系统需求分析 |
| 2.3 基带处理板卡硬件需求分析 |
| 2.3.1 基带处理板卡硬件架构 |
| 2.3.2 基带处理板卡硬件需求梳理 |
| 2.4 基带处理板卡硬件方案设计 |
| 2.4.1 基带处理板卡主芯片选型 |
| 2.4.1.1 XILINX UltraScale+ FPGA介绍 |
| 2.4.1.2 AURORA协议介绍 |
| 2.4.1.3 FPGA芯片选型 |
| 2.4.1.4 ARM芯片选型 |
| 2.4.1.5 PCIe交换芯片与CPLD芯片选型 |
| 2.4.2 基带处理板卡硬件方案以及框图 |
| 2.5 基带处理板卡可靠性要求 |
| 2.6 小结 |
| 第3章 硬件电路原理图设计 |
| 3.1 VU7P外围接口电路设计 |
| 3.2 ZU15EG外围接口电路设计 |
| 3.2.1 ZU15E GPS侧接口电路设计 |
| 3.2.2 ZU15EG PL侧接口电路设计 |
| 3.3 PCIe交换小系统电路设计 |
| 3.4 CPLD小系统电路设计 |
| 3.5 时钟小系统电路设计 |
| 3.5.1 时钟需求 |
| 3.5.2 时钟小系统电路设计 |
| 3.5.2.1 25M时钟域电路设计 |
| 3.5.2.2 100M和33.333M时钟域电路设计 |
| 3.5.2.3 61.44M时钟域电路设计 |
| 3.6 电源小系统电路设计 |
| 3.6.1 电源需求 |
| 3.6.1.1 数字功耗评估 |
| 3.6.1.2 电源网络拓扑 |
| 3.6.2 电源芯片外围电路设计 |
| 3.6.2.1 开关电源芯片外围电路设计 |
| 3.6.2.2 LDO电源芯片外围电路设计 |
| 3.6.2.3 模块电源芯片外围电路设计 |
| 3.7 调试接口电路设计 |
| 3.8 小结 |
| 第4章 硬件PCB设计与可靠性设计 |
| 4.1 硬件PCB设计 |
| 4.1.1 PCB板材选择 |
| 4.1.1.1 板材的选择 |
| 4.1.1.2 铜箔的选择 |
| 4.1.1.3 半固化片的选择 |
| 4.1.1.4 板材可靠性 |
| 4.1.2 PCB布局叠层设计 |
| 4.1.2.1 板卡PCB布局设计 |
| 4.1.2.2 PCB叠层设计 |
| 4.1.3 PCB布线设计 |
| 4.1.3.1 布线规则设置 |
| 4.1.3.2 仿真指导布线 |
| 4.1.3.3 layout设计 |
| 4.2 可靠性设计 |
| 4.2.1 板卡散热设计 |
| 4.2.2 板卡可靠性设计 |
| 4.3 小结 |
| 第5章 功能测试与验证 |
| 5.1 板卡硬件测试 |
| 5.1.1 电源测试 |
| 5.1.2 时钟测试 |
| 5.1.3 启动测试 |
| 5.1.4 接口测试 |
| 5.2 CPLD编程和功能测试 |
| 5.3 硬件可靠性验证 |
| 5.3.1 单板可靠性测试 |
| 5.3.2 整机可靠性测试 |
| 5.4 小结 |
| 第6章 结论与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（5）基于TMS320DM8127双路视频压缩传输系统设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外相关研究现状 |
| 1.2.1 现有视频压缩标准概述 |
| 1.2.2 编码实现平台 |
| 1.2.3 视频监控的发展及现状 |
| 1.3 主要研究内容及结构安排 |
| 第二章 视频压缩相关技术 |
| 2.1 视频压缩原理 |
| 2.2 视频压缩标准 |
| 2.2.1 H.264标准的结构框架 |
| 2.2.2 H.264标准的档次 |
| 2.2.3 H.264编解码器结构 |
| 2.2.4 H.264视频编码新技术 |
| 2.3 本章小结 |
| 第三章 网络视频服务终端系统总体设计 |
| 3.1 系统总体模块化设计 |
| 3.2 硬件平台TMS320DM8127介绍 |
| 3.2.2 ARM子系统 |
| 3.2.3 DSP子系统 |
| 3.2.4 高清视频图像协处理器(HDVICP2) |
| 3.2.5 高清视频处理子系统(HDVPSS) |
| 3.3 软件平台IPNC-RDK介绍 |
| 3.3.1 IPNC-RDK软件开发包 |
| 3.3.2 Link机制 |
| 3.4 本章小结 |
| 第四章 网络视频服务终端硬件设计 |
| 4.1 硬件总体设计 |
| 4.2 视频采集模块设计 |
| 4.2.1 标清视频采集 |
| 4.2.2 高清视频采集 |
| 4.2.3 FPGA架构 |
| 4.3 网络传输模块设计 |
| 4.4 电源模块设计 |
| 4.5 存储模块设计 |
| 4.5.1 DDR模块 |
| 4.5.2 FLASH模块 |
| 4.6 SD卡模块设计 |
| 4.7 本章小结 |
| 第五章 基于IPNC-RDK的软件设计 |
| 5.1 开发环境的搭建 |
| 5.2 U-Boot和内核编译与移植 |
| 5.3 视频采集驱动的设计与实现 |
| 5.3.1 标清视频采集驱动设计与实现 |
| 5.3.2 高清视频采集驱动设计与实现 |
| 5.4 应用程序开发 |
| 5.4.1 视频链路总体布局 |
| 5.4.2 视频采集模块设计 |
| 5.4.3 视频编码模块设计 |
| 5.4.4 传输模块设计 |
| 5.5 本章小结 |
| 第六章 系统测试 |
| 6.1 测试环境搭建 |
| 6.2 功能性测试 |
| 6.3 延时性测试 |
| 6.3.1 SDI视频延时性测试 |
| 6.3.2 PAL视频延时测试 |
| 6.4 稳定性测试 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）基于FPGA的数字图像处理技术的应用（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外的研究现状 |
| 1.3 本文研究的主要内容 |
| 2 系统总体设计 |
| 2.1 系统总体设计思路 |
| 2.2 系统的整体结构 |
| 2.3 本章小结 |
| 3 系统硬件模块设计 |
| 3.1 FPGA芯片介绍及其选型 |
| 3.1.1 FPGA的内部结构 |
| 3.1.2 FPGA芯片的选型 |
| 3.2 图像采集模块 |
| 3.2.1 图像传感器的选择 |
| 3.2.2 CMOS传感器接口 |
| 3.3 图像存储模块 |
| 3.3.1 跨时钟域数据交互 |
| 3.3.2 SDRAM存储器 |
| 3.4 滤波算法模块 |
| 3.4.1 滤波算法介绍 |
| 3.4.2 中值滤波算法介绍 |
| 3.4.3 均值滤波算法介绍 |
| 3.4.4 高斯滤波算法介绍 |
| 3.5 Sobel算法模块 |
| 3.5.1 Sobel算子介绍 |
| 3.5.2 Sobel算子实现 |
| 3.6 以太网传输模块 |
| 3.6.1 以太网电路介绍 |
| 3.6.2 以太网MII接口 |
| 3.6.3 以太网MAC帧介绍[36] |
| 3.6.4 UDP协议介绍 |
| 3.6.5 UDP数据报格式 |
| 3.6.6 IP协议介绍 |
| 3.6.7 IP数据报格式 |
| 3.7 测试模块 |
| 3.7.1 FIFO概念 |
| 3.7.2 FIFO原理 |
| 3.7.3 UART串口介绍 |
| 3.7.4 RS232关键参数及时序图 |
| 3.7.5 TFT显示屏介绍 |
| 3.7.6 TFT屏扫描方式 |
| 3.7.7 TFT屏接口时序 |
| 3.8 本章小结 |
| 4 系统FPGA功能实现 |
| 4.1 FPGA设计流程及编程语言 |
| 4.2 FPGA开发环境 |
| 4.2.1 QuartusⅡ软件介绍 |
| 4.2.2 Modelsim仿真软件介绍 |
| 4.3 FPGA实现的控制模块框架 |
| 4.3.1 COMS传感器寄存器配置模块 |
| 4.3.2 图像采集模块 |
| 4.3.3 SDRAM控制模块 |
| 4.3.4 滤波算法模块 |
| 4.3.5 边缘检测模块 |
| 4.3.6 UART串口接收模块 |
| 4.3.7 TFT图像显示模块 |
| 4.3.8 以太网UDP协议模块 |
| 4.4 本章小结 |
| 5 系统的调试与结果分析 |
| 5.1 图像处理方式选取 |
| 5.2 系统整体板级调试 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 附录 A 中值滤波算法核心代码 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（7）基于FPGA+DSP的高速数字信号处理系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1.绪论 |
| 1.1 数字信号处理系统发展概述 |
| 1.2 研究内容和创新 |
| 1.3 本文的工作安排 |
| 2.数字信号处理系统架构方案及器件选型 |
| 2.1 数字信号处理系统的组成架构 |
| 2.2 处理器器件的选型 |
| 2.2.1 DSP器件的选型 |
| 2.2.2 FPGA器件的选型 |
| 2.2.3 SRIO Swtich芯片的选型 |
| 2.2.4 外部存储器件的选择 |
| 2.3 本章小结 |
| 3.DSP功能和接口电路设计 |
| 3.1 C6678外围电路设计 |
| 3.1.1 概述 |
| 3.1.2 配置电路 |
| 3.1.3 设置时序 |
| 3.1.4 锁相环设置 |
| 3.2 DDR3 SDRAM接口设计 |
| 3.2.1 DDR3控制器介绍 |
| 3.2.2 DDR3电路设计 |
| 3.3 EMIF16接口设计 |
| 3.3.1 EMIF16接口介绍 |
| 3.3.2 EMIF16存储空间分配 |
| 3.3.3 NOR FLASH接口设计 |
| 3.3.4 NAND FLASH接口设计 |
| 3.3.5 FPGA接口设计 |
| 3.4 SRIO接口设计 |
| 3.4.1 原理 |
| 3.4.2 PCB设计注意事项 |
| 3.5 PCI-E接口设计 |
| 3.6 HyperLink接口设计 |
| 3.6.1 原理 |
| 3.6.2 PCB设计注意事项 |
| 3.7 GbE接口设计 |
| 3.7.1 原理 |
| 3.7.2 PHY芯片设计 |
| 3.8 SPI接口设计 |
| 3.9 I2C接口设计 |
| 3.10 UART接口设计 |
| 3.11 外中断设计 |
| 3.12 GPIO设计 |
| 3.13 加载方式设计 |
| 3.14 JTAG电路设计 |
| 3.15 电源设计 |
| 3.16 本章小结 |
| 4.FPGA功能和接口电路设计 |
| 4.1 配置电路设计 |
| 4.1.1 配置方案设计 |
| 4.1.2 PCB设计注意事项 |
| 4.2 对外接口统计 |
| 4.3 分配IO Bank |
| 4.4 对外接口设计 |
| 4.4.1 与DSP的接口 |
| 4.4.2 SRIO和GTX接口设计 |
| 4.4.3 FPGA与CFPGA的接口 |
| 4.4.4 与BPI Flash的配置接口 |
| 4.4.5 与VPX接插件的自定义接口 |
| 4.4.6 与FMC HPC的自定义接口 |
| 4.4.7 与DDR3 SDRAM的接口 |
| 4.4.8 FPGA间的自定义接口 |
| 4.4.9 与FM25V20的接口 |
| 4.5 电源需求及功耗估算 |
| 4.5.1 电源需求 |
| 4.5.2 功耗估计 |
| 4.6 配置FPGA设计 |
| 4.6.1 对外接口统计 |
| 4.6.2 芯片选型 |
| 4.6.3 IO Bank分配 |
| 4.6.4 配置电路设计 |
| 4.6.5 电源设计及功耗估算 |
| 4.7 SRIO Switch电路设计 |
| 4.7.1 Lane分配方案 |
| 4.7.2 REF_CLK时钟设计 |
| 4.7.3 RST_N复位设计 |
| 4.7.4 配置电路设计 |
| 4.7.5 MCAST信号设计 |
| 4.7.6 IRQ_N信号设计 |
| 4.7.7 I2C接口相关设计 |
| 4.7.8 JTAG部分设计 |
| 4.8 Lane连接设计 |
| 4.8.1 连接要求 |
| 4.8.2 PCB布线要求 |
| 4.9 电源设计 |
| 4.9.1 电源设计要求 |
| 4.9.2 PCB布线要求 |
| 4.10 本章小结 |
| 5.辅助功能电路设计 |
| 5.1 监控和复位电路设计 |
| 5.1.1 监控电路设计 |
| 5.1.2 复位需求统计 |
| 5.1.3 复位电路及时序设计 |
| 5.2 时钟电路设计 |
| 5.2.1 时钟需求 |
| 5.2.2 时钟电路设计 |
| 5.3 电源设计 |
| 5.3.1 电压及电流需求 |
| 5.3.2 加电顺序需求 |
| 5.3.3 电源选型及供电网络设计 |
| 5.4 本章小结 |
| 6.结论 |
| 7.参考文献 |
| 8.致谢 |
（8）图像压缩编解码的FPGA设计与实现（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题的研究目的及意义 |
| 1.2 课题的研究背景及发展现状 |
| 1.2.1 图像压缩技术的研究背景及发展现状 |
| 1.2.2 图像采集与处理系统的研究背景及发展现状 |
| 1.3 论文主要内容与结构安排 |
| 1.4 本章小结 |
| 第二章 图像压缩算法相关理论 |
| 2.1 JPEG图像压缩简介 |
| 2.2 JPEG的压缩编码流程 |
| 2.2.1 图像分块和色彩空间的转换 |
| 2.2.2 离散余弦变换 |
| 2.2.3 量化 |
| 2.2.4 Zigzag扫描 |
| 2.2.5 熵编码 |
| 2.3 JPEG格式表示 |
| 2.4 JPEG解码概述 |
| 2.5 本章小结 |
| 第三章 图像压缩编解码系统整体框架与硬件设计 |
| 3.1 总体设计 |
| 3.1.1 整体框架 |
| 3.1.2 系统流程 |
| 3.2 系统硬件平台的搭建 |
| 3.2.1 核心器件 |
| 3.2.2 摄像头的内部配置 |
| 3.3 本章小结 |
| 第四章 图像压缩编解码系统各模块软件设计与实现 |
| 4.1 开发环境的软件介绍 |
| 4.1.1 Quartus II设计软件简介 |
| 4.1.2 Verilog HDL简介 |
| 4.1.3 DSP Builder系统设计概述 |
| 4.2 图像采集模块 |
| 4.2.1 I2C总线配置模块 |
| 4.2.2 图像格式转换模块 |
| 4.2.3 图像缓存模块 |
| 4.3 JPEG压缩模块 |
| 4.3.1 图像色彩转换预处理 |
| 4.3.2 DCT变换模块的实现 |
| 4.3.3 量化和Zigzag扫描模块的实现 |
| 4.3.4 熵编码模块 |
| 4.3.5 JPEG码流组装模块 |
| 4.4 UART模块 |
| 4.4.1 组件创建添加方法 |
| 4.4.2 UART内核模块 |
| 4.5 本章小结 |
| 第五章 系统调试与分析 |
| 5.1 图像采集与分析 |
| 5.2 串口传输测试 |
| 5.3 MATLAB解压缩恢复图像 |
| 5.4 本章小结 |
| 附录A 实物图 |
| 附录B 攻读学位期间发表的学术论文 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来工作展望 |
| 参考文献 |
（9）基于FPGA的视频图像边缘实时检测系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外边缘检测技术的发展及应用 |
| 1.2.1 边缘检测的发展 |
| 1.2.2 边缘检测的应用 |
| 1.3 FPGA在图像处理中的优势与应用 |
| 1.3.1 FPGA在图像处理中的优势 |
| 1.3.2 FPGA在图像处理中应用 |
| 1.4 论文主要内容及章节安排 |
| 第二章 图像边缘检测理论及FPGA硬件平台介绍 |
| 2.1 图像边缘类型概述 |
| 2.2 边缘检测原理 |
| 2.3 常用的边缘检测算法 |
| 2.3.1 基于一阶导数的边缘检测算法 |
| 2.3.2 基于二阶导数的边缘检测算法 |
| 2.3.3 基于最优滤波法的边缘检测算法 |
| 2.4 拟采用的边缘检测方案 |
| 2.5 FPGA硬件平台介绍 |
| 2.5.1 FPGA的由来与特点 |
| 2.5.2 FPGA的基本结构 |
| 2.5.3 FPGA的设计流程 |
| 2.6 本系统整体设计方案 |
| 2.7 本章小结 |
| 第三章 图像数据采集及边缘检测处理 |
| 3.1 摄像头OV5640介绍 |
| 3.2 摄像头OV5640的初始化配置 |
| 3.2.1 SCCB协议介绍 |
| 3.2.2 IIC协议驱动时序介绍 |
| 3.2.3 IIC协议配置各初始化参数 |
| 3.3 摄像头图像数据输出及转换 |
| 3.4 图像预处理及边缘提取 |
| 3.4.1 灰度处理 |
| 3.4.2 3X3像素矩阵生成 |
| 3.4.3 均值滤波 |
| 3.4.4 边缘检测计算 |
| 3.4.5 二值化处理 |
| 3.5 本章小结 |
| 第四章 图像数据缓存及以太网传输 |
| 4.1 SDRAM存储器原理介绍 |
| 4.2 SDRAM控制器顶层模块 |
| 4.2.1 SDRAM控制器 |
| 4.2.2 FIFO读写控制与乒乓存储 |
| 4.3 图像数据封装模块 |
| 4.4 以太网多层协议介绍 |
| 4.5 UDP模块 |
| 4.5.1 以太网发送 |
| 4.5.2 CRC校验 |
| 4.6 本章小结 |
| 第五章 系统验证与分析 |
| 5.1 系统实现及效果展示 |
| 5.2 结论与展望 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（10）基于FPGA的包装破损检测物流分拣系统研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 本课题研究的意义与背景 |
| 1.2 国内外发展现状 |
| 1.2.1 物流分拣系统的国内外发展现状 |
| 1.2.2 包装破损检测技术的发展现状 |
| 1.3 FPGA开发平台概述 |
| 1.4 本论文的主要内容和章节安排 |
| 第二章 物流分拣系统的整体方案设计 |
| 2.1 分拣系统总体方案设计 |
| 2.2 二维码识别模块的方案设计 |
| 2.3 FPGA包装破损检测模块的方案设计 |
| 2.4 单片机控制模块的方案设计 |
| 2.5 分拣设备的选取 |
| 第三章 物流分拣系统的硬件设计 |
| 3.1 FPGA的硬件结构 |
| 3.1.1 FPGA开发板 |
| 3.1.2 FPGA开发板基本电路设计 |
| 3.2 数据收发 |
| 3.3 图像检测 |
| 3.3.1 图像采集 |
| 3.3.2 SDRAM存储器 |
| 3.3.3 VGA接口 |
| 3.4 FLASH存储器 |
| 3.5 单片机控制器 |
| 3.5.1 单片机最小系统 |
| 3.5.2 数据接收 |
| 3.5.3 计数显示 |
| 3.5.4 电机控制 |
| 第四章 物流分拣系统的程序设计 |
| 4.1 图像采集模块 |
| 4.1.1 图像采集程序设计 |
| 4.1.2 SDRAM存储程序设计 |
| 4.2 边缘检测模块 |
| 4.2.1 Sobel边缘检测程序设计 |
| 4.2.2 流水线结构设计 |
| 4.2.3 灰度变换和图像滤波 |
| 4.3 VGA显示模块 |
| 4.3.1 VGA显示程序设计 |
| 4.3.2 图像检测程序的仿真验证 |
| 4.4 Flash存储模块 |
| 4.4.1 Flash擦除 |
| 4.4.2 坏块检测 |
| 4.4.3 Flash页编程 |
| 4.4.4 Flash读数据 |
| 4.5 单片机控制模块 |
| 4.5.1 数据接收模块 |
| 4.5.2 计数显示模块 |
| 第五章 功能测试验证 |
| 5.1 二维码识别模块的测试 |
| 5.2 图像检测和显示模块的测试 |
| 5.3 Flash存储测试 |
| 5.4 单片机控制模块的测试 |
| 第六章 工作总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
四、I~2C器件接口IP核的CPLD设计（论文参考文献）
- [1]FC协议分析仪若干关键技术研究[D]. 杨钊. 浙江大学, 2021(01)
- [2]基于农业物联网USB接口的FPGA边缘计算设计与实现[D]. 刘靖. 内蒙古大学, 2021(12)
- [3]高速扫描式数码印花机数据实时处理系统硬件设计[D]. 石路凡. 浙江大学, 2021(01)
- [4]5G移动通信基站基带处理板卡数字硬件设计与实现[D]. 李鑫维. 中国科学院大学(中国科学院大学人工智能学院), 2020(04)
- [5]基于TMS320DM8127双路视频压缩传输系统设计与实现[D]. 王涛. 西安电子科技大学, 2020(05)
- [6]基于FPGA的数字图像处理技术的应用[D]. 郭东宇. 大连理工大学, 2020(02)
- [7]基于FPGA+DSP的高速数字信号处理系统设计[D]. 范彰宇. 扬州大学, 2020(04)
- [8]图像压缩编解码的FPGA设计与实现[D]. 任静. 南京林业大学, 2020(01)
- [9]基于FPGA的视频图像边缘实时检测系统设计[D]. 王宜聪. 大连理工大学, 2020(02)
- [10]基于FPGA的包装破损检测物流分拣系统研究[D]. 袁鹏. 中北大学, 2020(11)