一、一种基于软件无线电技术的中频数字接收机的实现（论文文献综述）
练祥[1]（2021）在《可重构雷达数字接收机的研究与实现》文中研究说明现有雷达接收机参数固定、自动化程度低,不能适用于不同的工作模式,严重制约了雷达系统的处理能力,也不满足多功能综合一体化雷达系统的要求,针对于此,本文对可重构的雷达数字接收机展开研究,以便能在一个通用的平台上通过软硬件编程的方式实现不同雷达信号的接收。本文主要从两个方面展开研究工作,一方面是在研究可重构技术的国内外发展和应用情况的基础上,选择了Xilinx公司设计的全可编程片上系统芯片——Zynq,作为设计开发平台,在了解了Zynq的结构组成、数据交互机制后,总结出基于Zynq的可重构实现策略。另一方面是根据数字接收机的结构特点,结合数字下变频理论,重点研究了数控振荡器、混频器、抽取滤波器组的实现方式,首先针对传统NCO实现方法——查找表法,进行改进,使用了1/4波形压缩法、添加相位抖动法和优化的CORDIC算法;接着分析了三种混频器的实现方法,基于CORDIC算法和4倍中频采样结构的混频方式,相比于用乘法器,可以大大节省资源,且减少乘法运算带来的量化误差;然后对CIC抽取滤波器和其补偿滤波器进行仿真分析,确定了CIC滤波器的级联数和补偿滤波器的类型,在此基础上,实现的抽取滤波器组具有系数可变,抽取率可配置的特点。在经过上述两个方面的分析研究后,根据软硬件协同的设计开发流程,完成整个接收机系统的搭建,详细阐述了接收机系统的整体结构组成,并给出了接收机前端采集模块、基于双端口BRAM和DMA的数据交互实现方式,使得接收机系统具有完整的数据流和配置流通路。实现的接收机具有两种工作模式,系数配置模式和动态可重构模式。最后基于Zynq-7020开发板和数据采集板,建立了实验测试平台,实际测试结果表明,基于Zynq平台的可重构技术建立的雷达数字接收系统可以完成雷达信号采集、数字下变频、数据传输的功能,并且可以通过接收参数配置指令改变本振信号的生成频率、抽取滤波器的抽取率和滤波器系数,可以通过软件触发可重构指令实现不同混频方式和不同抽取滤波器组的切换,具有很好的通用性。
周磊[2]（2019）在《中频数字化接收机的硬件研究与实现》文中进行了进一步梳理无线电接收机对硬件的依赖性很强,但是其信号的适应能力却比较差,并且它的识别能力也比较弱,而数字化接收机不仅可以较好地满足上述要求,还可以实现全景自动识别接收功能。数字化接收机需要将AD转换器尽可能的靠近接收天线,将模拟信号转换为数字信号,因为现阶段还很难对射频信号进行直接采样,所以中频数字化是目前数字化接收机普遍采用的设计方案。本论文针对某侦查干扰系统的技术指标要求和实际情况,提出了一种中频数字化接收机的整体设计方案,中频信号经过转换后,直接进行AD采样,采样的数据经过数字下变频以及数字解调后传至上位机实现中频数字化接收机功能。系统采用模块化设计,由信道模块、数字信号处理模块和控制模块组成,信道模块通过对接收信号的滤波、放大和混频后得到中频信号后送至数字信号处理模块。数字信号处理模块设计了基于FPGA的中频模拟信号解调电路、高速AD采样电路,实现了信号的模数转换、数字正交下变频以及滤波抽取功能,而DSP处理器则完成了基带信号数据的数字解调和抽样判断功能。控制模块实现了对系统控制、数据存储以及与上位机的交互功能。本文重点设计了频率合成器和数字信号处理模块,并对所设计的模块进行了功能验证和性能测试,数据表明该模块满足中频数字化接收机的技术指标要求,并可应用与某侦查干扰系统。
林巨征[3]（2020）在《基于FPGA的全数字接收机研究与验证》文中研究指明随着无线通信技术的发展,数据的传输速率越来越高,信号带宽越来越宽,2G、3G、LTE、5G等制式的移动通信网络将在较长的一段时间内维持共存,给网络的设计、建设和优化带来了许多挑战。为了提高通信系统的灵活性,软件无线电的方法逐渐应用起来,有利于设计小型化、性能强的通信设备,可应对多种制式、多种频段共存的难题。本文基于软件无线电的原理,研究并验证一种基于FPGA的全数字接收机,从原理和结构出发介绍了全数字接收机与传统模拟接收机的不同。给出了一种基于FPGA的全数字接收机的采样方案,通过MATLAB对接收系统做仿真分析,在Vivado软件中开发FPGA的数字射频信号处理,并上板验证了该全数字接收机。本文研究的主要内容包括:1、基于高速比较器实现的PWM采样。在FPGA集成的Ser Des差分接口的基础上,产生一路参考信号作为PWM采样的参考电压,通过差分接口的高速比较器将模拟射频信号量化成数字信号,替代外置的高速模数转换器,具有高集成度的特点。此外还研究了双通道PWM的多电平采样。2、参考信号对PWM采样效果的影响。参考信号的类型、频率、幅度都是影响PWM采样效果的关键因素,重点分析了参考信号频率与PWM谐波的关系。结合运放、低通滤波器等模块生成参考信号,并通过FPGA实现参考信号频率的动态切换。3、PWM数字信号处理。设计实现可调频的并行数字下变频模块,进一步分析PWM量化规律,结合梳状滤波器原理,提出重建基带信号的译码算法,通过MATLAB仿真验证了算法的可行性,并在FPGA中实现。4、FPGA实验验证。基于Xilinx FPGA开发平台验证双通道PWM多电平采样和参考信号频率动态切换,并采集FPGA处理后的数据,导入VSA软件计算相关指标,与MATLAB仿真结果对比,验证接收机链路的可行性。
田飞翔[4]（2020）在《面向应急信息广域发布的宽带并行软件接收机技术研究》文中指出短波通信是应急通信的重要手段,具有天波传输和地波传输两种传输方式。天波传输利用电离层反射进行传输,传输距离能达到上千公里,可以实现应急信息广域发布。由于电离层天波传输的非稳态性,短波天波传输的通信窗口变化较快。在一天内不同时刻,短波可通频率点变化范围大,单一频率通信极有可能造成无法正常接收的问题。为此,本文提出了一种短波宽带并行软件接收机的方案,与目前广泛使用的短波窄带接收机相比,可以实时采集短波频段内的宽带信号,在同一时刻可以获取多路短波应急信息。具体研究内容如下:1.对宽带并行接收的基本原理进行了研究,包括信号采样、信号抽取、多相滤波等。同时,在基于低通滤波器组的信道化结构的基础上,对多相DFT（Discrete Fourier Transformation）数字信道化结构进行了推导,获得了多相DFT数字信道化结构的数学模型,并对该结构进行了仿真。结果表明,该结构能够准确对宽带信号进行数字信道化处理。2.对短波宽带并行软件接收机的系统方案进行了设计。该系统由宽带信号采集和数字信道化处理两部分组成。宽带信号采集部分通过软件无线电平台实现,数字信道化处理部分通过CPU+GPU的异构平台实现。在采集到6 MHz的宽带信号的基础上,通过CPU+GPU的异构平台对该段宽带信号进行数字信道化处理,共获得2048路子信道,各个子信道的带宽为2.929 KHz,并且邻道抑制比能够达到80 d B。3.对短波宽带并行软件接收机各个功能模块的具体实现进行了设计。根据多相DFT数字信道化结构,数字信道化处理部分包括数据抽取、多相滤波、DFT等模块。对各个模块可并行执行的部分进行分析后,设计了Open CL（Open Computing Language）并行处理算法,并且将其与CPU串行处理所需的时间进行对比。结果表明,Open CL并行处理算法与CPU串行处理算法相比具有较高的处理效率。4.对宽带并行软件接收机进行了系统测试。首先,通过短波电台实时发送语音信号进行实际测试,接收端处理完成后,对宽带信号采集部分以及数字信道化处理部分的处理结果进行了分析,并将这两个部分的处理时间进行对比。结果表明,接收机系统可以实时从宽带信号中获取多路信号。其次,通过生成宽带测试信号对接收机的邻道抑制比进行了测试,测试结果满足系统指标要求。最后,在系统信道划分方式的基础上,提出了提高盲区覆盖率的信道划分方式,并将改进后的接收机系统与原系统进行了对比测试。结果表明,改进后的信道划分方式能够有效提高系统盲区接收覆盖率。
周文海[5]（2020）在《基于软件无线电的通信信号盲检测与识别技术试验研究》文中研究说明在现代通信系统中,非协作通信系统广泛应用于军事与民用领域,通信信号盲检测与识别技术在非协作通信系统中占有重要的地位。软件无线电因其良好的灵活性、实时性和可移植性而被广泛应用于通信、雷达等领域。本论文主要围绕在非协作通信环境下构建基于软件无线电的通信信号盲检测与识别系统所涉及的关键技术展开研究,具体包括软件无线电技术以及通信信号盲检测、盲源分离、参数分析等内容,通过搭建系统试验平台对所设计的技术方案进行验证。首先介绍软件无线电技术基础内容,软件无线电信号接收平台是后续信号处理环节实现的基础。其次针对通信信号的存在性检测问题,研究了基于功率谱分析、基于循环谱分析以及基于时频分析的三种信号盲检测方法,通过仿真实验对比分析了这三种信号检测算法在不同信噪比条件下对单一信号和多分量信号的检测性能。然后为了解决线性瞬时混合模型下的正定和超定盲源分离问题,对FastICA算法进行研究。本文在基于负熵最大化的FastICA算法基础上,提出了一种基于四阶累积量联合对角化的FastICA改进算法。该算法首先对观测信号构造四阶累积量矩阵,并对此矩阵进行联合对角化获得初次分离信号,然后利用FastICA算法实现信号的二次分离。仿真结果表明,本文的FastICA改进算法能够在保证分离精度的前提下,降低运算的迭代次数,进而加快算法的收敛速度。接着对通信信号的参数分析技术进行研究,包括信号的基本参数估计以及信号的调制类型识别。研究了通信信号的码元速率、载波频率以及信噪比的估计方法,并通过仿真实验验证了这些方法的有效性。通过对信号的瞬时特征参数进行分析并优化,采用了一种基于决策树的调制识别算法来实现对AM、DSB、VSB、LSB、USB、FM、2ASK、4ASK、2FSK、4FSK、2PSK、4PSK共12种常用的模拟与数字调制信号的调制类型识别。仿真结果表明,在信噪比大于15dB的条件下,该算法的整体正确识别率达到90%以上。最后搭建系统试验平台并进行测试,通过软件无线电设备对接收信号进行采集,利用计算机软件完成信号采集数据的盲检测、盲源分离以及参数分析。测试结果符合预期目标,验证了该系统试验平台的可行性。
李志晋[6]（2019）在《PXIe中频数字化仪研制》文中研究表明无线通信技术的迅猛发展,推动了软件无线电技术在无线通信领域的广泛应用。由于现代集成电路发展水平有限,且使用高带宽、高采样率ADC器件对射频信号直接采样的成本过高,因此对中频数字化技术的要求不断增大。此外,目前市场上中频数字化仪需要结合配套的软硬件平台才能使用,存在一定的技术封锁,导致严重的可扩展性差和难以进行深层次开发的问题。针对以上问题,本文研制一种基于中频带通采样理论的中频数字化仪,从而实现对中频信号数字化,且满足中频数字化仪软硬件接口通用化和固件完全可重构化需求。本文首先对中频数字化仪中涉及的关键技术进行介绍和分析,根据中频数字化仪的功能需求确定了主要技术指标,完成了中频数字化仪的总体方案设计。对于中频数字化仪硬件设计,选用AD9690单通道ADC芯片和HMC7044高速时钟芯片实现中频信号的采样;设计双变压器结构单端转差分电路实现对中频信号的差分变换;采用两片512MB DDR3 SDRAM内存颗粒作为中频数字化仪的高速数据缓存;选用XDMA IP核配合FPGA内部集成的PCI Express端点硬核实现高速数据传输设计。在中频数字化仪固件逻辑设计中,高速数据接收模块完成对ADC和时钟芯片的寄存器控制以及对JESD204B接口数字数据的接收、解帧和解包;高速数据缓存模块完成基于MIG IP核的DDR3 SDRAM读写控制逻辑设计;高速数据传输模块完成基于XDMA的PXI Express数据传输逻辑设计。通过以上设计,完成中频数字化仪研制,实现对中频信号的采样、缓存和传输功能。最后,对中频数字化仪的功能和性能进行了测试,包括总谐波失真、无杂散动态范围、信噪比、信纳比和有效位数的测试,并完成JESD204B接口协议和带通采样理论的硬件平台验证。
黄佳[7]（2019）在《四通道8输出RSR研究与设计》文中研究指明数字接收机在地面深空探测网中扮演着重要的角色,负责接收飞行器的下行信号,并进行数据处理和存储,供后续基带信号处理模块进一步处理。对接收的数据进行处理分析就可以得到飞行器的位置、速度等信息,从而为飞行器进行定轨和导航。在天体观测中经常会对多目标长时间观测,为此需要设计一个具有多个通道输入多个通道输出的射频科学接收机（Radio Science Receiver,RSR）。本文首先调研了国内外各单位在数字接收机设计方面的工作,决定基于软件无线电的方式设计四通道8输出RSR,软件无线电的特点是模数转换模块靠近射频端,后期调试、修改和升级方便。基于软件无线电的框架,设计了一个由模数转换板、高速数字信号处理板和系统控制板等三层板结构构成的数字接收机。完成了基于Kintex-7 FPGA芯片的数字处理核心板设计,以便达到更高的信号处理规模以及更低的功耗,并充分利用FPGA芯片高速串行接口资源扩展了光纤传输、PCI-E数据传输的方式。接着完成了FPGA中数字逻辑部分的设计,其中主要包括输入分接模块、数据选择模块、混频模块、降采样模块、总线参数传递模块和数据传输模块。通过数字处理模块的设计,实现对输入信号的下变频、降采样和传输任务。其次对四通道8输出RSR的软件系统进行了设计,软件系统基于C/S架构（Client/Server,客户机/服务器架构）,由用户层、服务层和驱动层组成。完成了总线通信部分和上位机软件的设计,其中总线通信部分基于TCP/IP协议,将FPGA映射为ARM的一段虚拟内存,通过设计总线读写函数完成FPGA所需的参数信息以及系统反馈的状态信息的传递。上位机软件使用Python语言进行设计,首先使用PYQT5这个库函数完成了用户界面设计,提供了一个良好的人机交互的界面,用户可以通过该界面实现程序下载、参数配置、状态读回和数据存储等任务。其次在上位机软件中完成了下变频频率自动计算算法的设计,通过与数字逻辑部分的内部数据选择器配合可以实现任意数据流向的四通道输入八路输出数字处理系统。最后一部分是接收机的整机性能测试,对系统输入特性、频率和通道一致性等指标进行了验证,测试结果表明新一代接收机满足指标要求。
蔡敏[8]（2019）在《宽频带数字接收机设计与关键技术研究》文中认为当代社会,频谱资源日益紧张,宽频带、兼容性将是未来接收机的发展趋势。宽频带数字接收机的设计对芯片和器件的要求比较高,在早期很难实现。直到软件无线电的快速发展,为宽频带数字接收机提供了技术上的支撑。不同的解调方式能在同一软件无线电平台上实现,因此,用不同调制方式发射的信息都能用同一接收机接收,极大地增强了接收机的兼容性,使其适用性更好。现场可编程门阵列（field-programmable gate array,FPGA）在大型的系统开发上对信号的数字处理有着其特有的优势。本文基于软件无线电设计了一种宽频带数字接收系统,采用零中频的结构提高了系统的频宽,抑制了镜像频率,结构简单。本文采用零中频的接收机结构进行设计,并对其中的关键技术进行了研究,主要包括数字下变频技术、解调中的载波同步技术和位同步技术。数字下变频通过CIC滤波器和混频来实现,载波同步采用的是COSTAS环法来实现的,位同步是通过锁相环来实现的。然后对数字接收系统进行了研究与设计,采用模块化的思想来实现整个系统的设计。主要有射频前端和数字信号处理,主要对数字部分进行了研究和设计,数字部分包括本振模块、环路解调模块、位同步模块和差分解码模块等。最后对各模块和系统进行了FPGA实现。本文的主要贡献如下:（1）本系统中,采用DQPSK解调技术,其频谱利用率较高,通用性强还能避免相位模糊。同时对解调模块中的鉴相器进行了改进,用符号函数代替了滤波后的乘法运算,节省了系统资源,将鉴相增益从1/4提高到21/2,提高了鉴相器的灵敏度。（2）环路滤波器既要滤除信号中的高频分量,又要调节数字锁相环的参数,因此,解调中的环路滤波器性能的好坏会直接影响解调模块的性能,本文对环路滤波器的不同参数设置进行了对比,通过对比选出系统性能较好的参数进行环路滤波器的设计。（3）宽频带意味着频谱范围较宽,采样频率变化跨度较大,而采样率的变化可以通过滤波器组来实现,通过不同的滤波器可以实现任意倍数的变化,CIC滤波器可以实现抽取和内插,抽取和内插的交替使用可以实现分数倍的改变,使得采样率变化非常灵活且易实现。本文对频率为8MHz、采样率为40MSPS的输入信号进行5倍抽取,使其采样率降低到8MSPS,然后与频率为2MHz的载波进行混频得到基带信号。该系统的采样率不仅能够实现整数倍的改变还能实现分数倍改变,在实际的数字通信系统中有一定的参考价值和意义。
唐泽家[9]（2018）在《便携式宽带电子侦察信号处理技术研究及工程化实现》文中提出面对日益复杂增长的电磁战场环境,立足于5G时代各个芯片公司推出的高度集成SoC（片上系统）芯片,本文对便携式宽带电子侦察信号处理技术及其工程化实现进行了探讨;提出了一种基于ADC+DSP零中频系统架构模型。该架构作为高度集成SoC的重要发展方向,符合C-SWaP（成本、尺寸、重量、功耗）超性价比理念,打破了传统ADC+FPGA+DSP的设计思维定式,去除了昂贵的FPGA和ASIC的需要,使得整套系统的封装尺寸更小,功耗更低;并以此架构为基础完成了手持式实时频谱分析系统的设计,已实现81MHz电磁频谱态势感知和线性调频信号的分选功能。理论上预计该系统能实现最大实时带宽为228.57MHz。本文针对电子侦察中的非合作机制,引入了一种基于分数阶傅里叶变换和小波变换相结合的线性调频雷达信号处理方法,该算法相对与传统的脉冲压缩算法不需要对载频进行搜索,因此减少了非合作雷达信号处理过程中载频项引入的误差。经过仿真分析,本文给出了在不同SNR下,针对载频偏差,本文算法与传统脉冲压缩的性能检测曲线。
曹灿[10]（2017）在《基于FPGA的中频数字接收机的研究》文中进行了进一步梳理近年来软件无线电是人们广为关注的技术之一,它以数字信号处理为基础,广泛地应用在各个民用领域以及军事领域中,而现代的中频数字接收机中所用的最关键的技术就是软件无线电技术。随着微电子技术以及半导体行业的发展,各式各样的芯片被研发出来,其中FPGA（现场可编程门阵列）在性能、功耗、灵活性等方面都有着不错的表现,采用FPGA进行电路设计是目前研究的热点,本次设计也是基于FPGA而实现的。本文介绍了中频数字接收机的研究背景及意义,从国内国外两方面说明了接收机目前的发展现状。介绍了接收机设计过程中所用到的相关理论,重点说明了带通采样定理以及DQPSK信号的调制解调模型。选择Quartus II软件作为软件开发平台,选择Verilog HDL语言作为开发语言,选择Modelsim软件进行功能仿真,对重要模块的仿真用MATLAB软件完成。构成接收机的重要模块有载波同步、频偏估计以及位同步模块等。对实现载波同步模块的M次方环、Costas环、极性Costas环以及判决反馈环原理进行了说明,并对环路的抗噪声性能进行了仿真对比,最终选用了极性Costas环来实现载波同步。频偏估计模块可以与载波同步模块结合,以提升环路性能,介绍了几种常用的实现频偏估计的方法,最终选择了FFT频偏估计的方式,并对这种方法进行了仿真分析。位同步部分介绍了位同步的原理以及常用的实现方法,最终选择的是Gardner位同步法。对组成Gardner位同步的各个部分进行了详细说明及仿真分析。接收机的FPGA实现是先用MATLAB模拟接收信号,然后搭建各个子模块并进行功能仿真。在子模块单独仿真没有错误后,将这些模块连接起来进行整体的仿真。最后对整个工程进行全编译并下载到Altera公司的EP4CE10F17C8N芯片中,通过signal tapⅡ工具查看内部的信号,将硬件测试图与整体的功能仿真图进行对比来验证接收机解调过程的正确性。
二、一种基于软件无线电技术的中频数字接收机的实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、一种基于软件无线电技术的中频数字接收机的实现（论文提纲范文）
（1）可重构雷达数字接收机的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 可重构技术的发展及应用情况介绍 |
| 1.3 雷达数字接收机的国内外研究现状 |
| 1.4 论文主要研究内容与章节安排 |
| 第二章 基本理论和实现技术 |
| 2.1 带通采样定理 |
| 2.2 数字下变频理论 |
| 2.2.1 数字下变频理论推导 |
| 2.2.2 信号降采样处理理论 |
| 2.3 基于Zynq的可重构实现技术 |
| 2.3.1 Zynq简介 |
| 2.3.2 Zynq中的数据交互机制 |
| 2.3.3 基于Zynq的可重构实现策略 |
| 2.3.4 Zynq的设计开发流程 |
| 2.4 可重构数字接收机功能分析 |
| 2.5 雷达信号参数设计 |
| 2.6 本章小结 |
| 第三章 数字下变频关键技术研究 |
| 3.1 数控振荡器的设计分析 |
| 3.1.1 NCO的工作原理 |
| 3.1.2 优化查找表法实现NCO |
| 3.1.3 优化CORDIC算法实现NCO |
| 3.1.4 NCO实验仿真分析 |
| 3.2 高效混频器的设计分析 |
| 3.3 抽取滤波器组的设计分析 |
| 3.3.1 CIC滤波器的参数分析 |
| 3.3.2 CFIR滤波器的分析设计 |
| 3.3.3 抽取滤波器组的仿真分析 |
| 3.4 抽取滤波器组的硬件实现 |
| 3.4.1 CIC滤波器的设计实现 |
| 3.4.2 CFIR滤波器的设计实现 |
| 3.4.3 抽取滤波器组的设计验证 |
| 3.4.4 基于IP核实现抽取滤波组 |
| 3.5 本章小结 |
| 第四章 可重构接收系统的设计与搭建 |
| 4.1 接收机总体设计 |
| 4.1.1 接收机结构组成 |
| 4.1.2 系统器件选型 |
| 4.1.3 系统硬件总体结构 |
| 4.1.4 系统运行总体流程 |
| 4.2 前端采集模块的实现 |
| 4.3 接收机数据交互设计 |
| 4.3.1 使用BRAM完成滤波器系数的传递 |
| 4.3.2 使用AXI GPIO控制系统工作状态 |
| 4.3.3 使用DMA将数据传输至PS |
| 4.4 动态可重构功能的设计 |
| 4.5 本章小节 |
| 第五章 系统功能测试与验证 |
| 5.1 信号发送测试 |
| 5.2 接收机功能验证 |
| 5.2.1 实验平台搭建 |
| 5.2.2 AD接收测试 |
| 5.2.3 数字下变频功能验证 |
| 5.2.4 配置信息写入测试 |
| 5.2.5 DDR内存写入测试 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的成果 |
（2）中频数字化接收机的硬件研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题建立的背景和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 国外研究情况 |
| 1.2.2 国内研究情况 |
| 1.3 本论文的内容及安排 |
| 第二章 中频数字化接收机的理论基础 |
| 2.1 信号采样的基本理论 |
| 2.1.1 奈奎斯特采样 |
| 2.1.2 带通信号采样 |
| 2.2 多率信号处理 |
| 2.3 高效数字滤波理论 |
| 2.3.1 半带滤波器 |
| 2.3.2 有限长单位冲激响应滤波器 |
| 2.3.3 积分梳状滤波器 |
| 2.4 数字混频正交变化理论 |
| 2.5 本章小结 |
| 第三章 中频数字化接收机的总体设计 |
| 3.1 接收机的技术指标 |
| 3.2 接收机的基本组成 |
| 3.2.1 中频数字化接收的设计 |
| 3.2.2 接收机的工作过程 |
| 3.3 本章小结 |
| 第四章 频率合成器电路设计 |
| 4.1 频率合成器的原理 |
| 4.1.1 直接数字式频率合成器 |
| 4.1.2 锁相环路频率合成器 |
| 4.2 频率合成器电路详细设计 |
| 4.2.1 一本振及外围电路设计 |
| 4.2.2 一本振锁相环路设计 |
| 4.2.3 二本振单元电路的设计 |
| 4.2.4 设计经验及结论 |
| 4.3 硬件测试 |
| 4.3.1 测试使用仪器 |
| 4.3.2 测试过程及结果 |
| 4.4 本章小结 |
| 第五章 数字信号处理电路设计 |
| 5.1 数字信号处理电路设计思路 |
| 5.2 数字信号处理电路设计方案 |
| 5.3 AD采样电路的设计 |
| 5.3.1 ADC器件选择 |
| 5.3.2 AD6645主要特点 |
| 5.3.3 AD6645内部结构及工作原理 |
| 5.3.4 AD采样电路原理图设计 |
| 5.3.5 设计经验及结论 |
| 5.4 数字下变频电路设计 |
| 5.4.1 变频器件的选择 |
| 5.4.2 下变频器的结构及工作原理 |
| 5.4.3 数字下变频电路设计 |
| 5.4.4 设计经验及结论 |
| 5.5 数字信号处理 |
| 5.6 硬件测试 |
| 5.6.1 测试硬件及测试设备 |
| 5.6.2 测试过程及结果 |
| 5.7 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
（3）基于FPGA的全数字接收机研究与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 研究现状与分析 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 研究内容与论文结构 |
| 第二章 无线接收机的原理与理论基础 |
| 2.1 引言 |
| 2.2 无线通信接收机概述 |
| 2.2.1 模拟接收机设计 |
| 2.2.2 全数字接收机设计 |
| 2.3 全数字接收机的采样技术 |
| 2.3.1 Delta-Sigma采样技术 |
| 2.3.2 PFM采样技术 |
| 2.3.3 PWM采样技术 |
| 2.4 全数字接收机的信号处理技术 |
| 2.4.1 数字下变频 |
| 2.4.2 信号滤波与降采样 |
| 2.5 本章小结 |
| 第三章 全数字接收机的方案设计 |
| 3.1 引言 |
| 3.2 全数字接收机的整体方案 |
| 3.2.1 全数字接收机的需求分析 |
| 3.2.2 全数字接收机的链路设计 |
| 3.3 全数字接收机的采样方案设计 |
| 3.3.1 PWM量化与采样 |
| 3.3.2 PWM多电平量化 |
| 3.4 参考信号产生方案设计 |
| 3.4.1 参考信号产生与最佳频率 |
| 3.4.2 参考信号频率的动态切换 |
| 3.5 数字信号处理方案设计 |
| 3.5.1 并行数字下变频 |
| 3.5.2 PWM数字信号处理 |
| 3.6 全数字接收机系统仿真 |
| 3.6.1 单通道PWM仿真 |
| 3.6.2 双通道PWM仿真 |
| 3.7 本章小结 |
| 第四章 全数字接收机的实现 |
| 4.1 引言 |
| 4.2 硬件平台概述 |
| 4.2.1 FPGA芯片与硬件平台 |
| 4.2.2 外围电路模块 |
| 4.3 全数字接收机的采样实现 |
| 4.3.1 基于Ser Des的 PWM采样 |
| 4.3.2 基于Ser Des的 PWM多电平 |
| 4.4 全数字接收机的FPGA实现 |
| 4.4.1 参考信号产生与控制模块 |
| 4.4.2 并行数字下变频模块 |
| 4.4.3 PWM信号译码模块 |
| 4.4.4 模块整合与时序分析 |
| 4.5 本章小结 |
| 第五章 全数字接收机测试与分析 |
| 5.1 引言 |
| 5.2 硬件测试方案 |
| 5.3 全数字接收机的性能测试与分析 |
| 5.3.1 PWM采样验证 |
| 5.3.2 FPGA数字信号处理验证 |
| 5.3.3 PWM多电平采样验证 |
| 5.3.4 参考信号频率动态配置验证 |
| 5.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（4）面向应急信息广域发布的宽带并行软件接收机技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第1章 绪论 |
| 1.1 应急通信概述 |
| 1.1.1 应急通信应用场景 |
| 1.1.2 应急通信技术手段分析 |
| 1.2 软件无线电概述 |
| 1.2.1 软件无线电简介 |
| 1.2.2 信道化软件无线电接收机的国内外研究现状 |
| 1.3 课题研究背景及目的 |
| 1.4 论文研究工作与内容安排 |
| 第2章 宽带并行接收基本原理 |
| 2.1 基于软件无线电的数字接收机 |
| 2.2 软件无线电基本原理 |
| 2.2.1 奈奎斯特采样定理 |
| 2.2.2 信号的正交解调 |
| 2.3 多相DFT数字信道化结构相关原理 |
| 2.3.1 整数倍抽取原理 |
| 2.3.2 多相抽取滤波结构 |
| 2.3.3 基于低通滤波器组的信道化结构 |
| 2.3.4 多相DFT数字信道化结构原理及推导 |
| 2.4 多相DFT数字信道化结构MATLAB仿真 |
| 2.5 本章小结 |
| 第3章 短波宽带并行软件接收机系统设计 |
| 3.1 总体方案设计 |
| 3.2 系统硬件 |
| 3.2.1 软件无线电设备SDRplay |
| 3.2.2 GPU平台 |
| 3.3 GPU实现数字信道化处理的分析 |
| 3.3.1 GPU信道化处理方案 |
| 3.3.2 系统技术指标与可行性分析 |
| 3.3.3 多相滤波结构的原型低通滤波器设计 |
| 3.4 本章小节 |
| 第4章 短波宽带并行软件接收机各模块的设计与实现 |
| 4.1 OpenCL开发环境 |
| 4.1.1 OpenCL框架 |
| 4.1.2 OpenCL平台模型 |
| 4.1.3 OpenCL程序设计流程 |
| 4.1.4 OpenCL同步操作 |
| 4.2 短波宽带并行软件接收机的主要功能模块 |
| 4.3 SDRplay宽带信号采集部分方案设计 |
| 4.4 数据预处理模块设计及实现 |
| 4.4.1 数据预处理模块处理思路 |
| 4.4.2 OpenCL实现数据预处理模块 |
| 4.5 多相滤波模块设计及实现 |
| 4.5.1 多相滤波模块处理思路 |
| 4.5.2 OpenCL实现多相滤波模块 |
| 4.6 DFT模块设计及实现 |
| 4.6.1 DFT模块处理思路 |
| 4.6.2 OpenCL实现DFT模块 |
| 4.7 其他功能模块的设计及实现 |
| 4.7.1 各信道数据的复指数相乘 |
| 4.7.2 宽带信号采集部分与信道化处理部分间的数据传递 |
| 4.8 本章小节 |
| 第5章 系统测试及结果分析 |
| 5.1 测试方案设计 |
| 5.2 测试结果及分析 |
| 5.2.1 宽带信号采集部分测试结果 |
| 5.2.2 信道化处理部分测试结果 |
| 5.2.3 系统实时性分析 |
| 5.2.4 邻道抑制比测试 |
| 5.2.5 提高盲区接收覆盖率测试 |
| 5.3 本章小结 |
| 第6章 论文总结与展望 |
| 6.1 论文总结 |
| 6.2 未来展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
（5）基于软件无线电的通信信号盲检测与识别技术试验研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 软件无线电技术 |
| 1.2.2 信号盲检测 |
| 1.2.3 信号盲源分离 |
| 1.2.4 信号参数分析 |
| 1.3 本论文的主要内容及章节安排 |
| 第二章 软件无线电技术基础 |
| 2.1 引言 |
| 2.2 软件无线电理论 |
| 2.2.1 信号采样理论 |
| 2.2.2 数字变频理论 |
| 2.2.3 整数倍抽取理论 |
| 2.3 软件无线电基本结构 |
| 2.3.1 射频低通采样SDR结构 |
| 2.3.2 射频带通采样SDR结构 |
| 2.3.3 宽带中频带通采样SDR结构 |
| 2.4 软件无线电接收机结构模型 |
| 2.4.1 单通道软件无线电接收机 |
| 2.4.2 并行多通道软件无线电接收机 |
| 2.5 本章小结 |
| 第三章 信号盲检测方法研究 |
| 3.1 引言 |
| 3.2 信号模型 |
| 3.3 基于功率谱分析的检测算法 |
| 3.3.1 功率谱密度的计算 |
| 3.3.2 算法描述 |
| 3.4 基于循环谱分析的检测算法 |
| 3.4.1 循环自相关和循环谱相关 |
| 3.4.2 循环谱密度的计算 |
| 3.4.3 算法描述 |
| 3.5 基于时频分析的检测算法 |
| 3.5.1 短时傅里叶变换和谱图 |
| 3.5.2 恒虚警检测门限 |
| 3.5.3 算法描述 |
| 3.6 性能分析 |
| 3.6.1 单一信号仿真 |
| 3.6.2 多分量信号仿真 |
| 3.7 本章小结 |
| 第四章 FastICA盲源分离算法研究 |
| 4.1 引言 |
| 4.2 盲源分离模型 |
| 4.3 信号预处理 |
| 4.3.1 零均值处理 |
| 4.3.2 白化处理 |
| 4.4 FastICA盲源分离算法 |
| 4.4.1 基于负熵最大化的FastICA算法 |
| 4.4.2 基于四阶累积量联合对角化的FastICA改进算法 |
| 4.4.3 仿真分析 |
| 4.5 本章小结 |
| 第五章 通信信号参数分析 |
| 5.1 引言 |
| 5.2 通信信号的瞬时信息 |
| 5.2.1 信号的瞬时信息提取 |
| 5.2.2 瞬时相位解折叠 |
| 5.3 信号的参数估计 |
| 5.3.1 码元速率估计 |
| 5.3.2 载波频率估计 |
| 5.3.3 信噪比估计 |
| 5.4 基于瞬时信息特征的信号调制类型识别 |
| 5.4.1 基于瞬时信息的特征参数 |
| 5.4.2 特征参数的优化 |
| 5.4.3 基于决策树的调制识别算法 |
| 5.4.4 仿真结果 |
| 5.5 本章小结 |
| 第六章 系统试验平台搭建和测试 |
| 6.1 引言 |
| 6.2 系统试验平台搭建 |
| 6.2.1 试验平台设备 |
| 6.2.2 计算机对中频数字化仪的控制程序设计 |
| 6.3 系统试验平台测试 |
| 6.3.1 测试流程 |
| 6.3.2 结果分析 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）PXIe中频数字化仪研制（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题来源和研究的目的及意义 |
| 1.2 国内外发展现状分析 |
| 1.2.1 无线通信技术国内外研究现状 |
| 1.2.2 中频数字化仪国内外研究现状 |
| 1.2.3 ADC接口技术国内外研究现状 |
| 1.3 主要研究内容及论文结构 |
| 第2章 总体方案设计 |
| 2.1 关键技术介绍与分析 |
| 2.1.1 带通采样定理 |
| 2.1.2 JESD204B接口 |
| 2.2 技术指标与需求分析 |
| 2.3 总体方案设计 |
| 2.3.1 系统总体方案 |
| 2.3.2 核心器件选型和介绍 |
| 2.4 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 总体硬件电路设计方案 |
| 3.2 前端数据采样模块 |
| 3.2.1 ADC模拟前端电路设计 |
| 3.2.2 ADC高速采集电路设计 |
| 3.3 高速时钟模块 |
| 3.3.1 高速时钟芯片选型 |
| 3.3.2 高速时钟设计方案 |
| 3.4 FPGA主控模块 |
| 3.4.1 FPAG I/O引脚分配 |
| 3.4.2 FPAG配置 |
| 3.5 DDR3 SDRAM高速缓存模块 |
| 3.6 PXIe接口模块 |
| 3.7 系统电源模块 |
| 3.7.1 系统电源设计 |
| 3.7.2 ADC电源设计 |
| 3.8 本章小结 |
| 第4章 固件设计与仿真验证 |
| 4.1 总体固件逻辑设计方案 |
| 4.2 高速数据接收模块 |
| 4.2.1 高速数据接收配置逻辑 |
| 4.2.2 高速数据接收逻辑 |
| 4.3 高速数据缓存模块 |
| 4.3.1 DDR3控制时序 |
| 4.3.2 DDR3读写逻辑设计 |
| 4.4 高速数据传输模块 |
| 4.5 本章小结 |
| 第5章 功能测试与结果分析 |
| 5.1 中频数字化仪测试 |
| 5.1.1 测试平台搭建 |
| 5.1.2 硬件电路测试 |
| 5.2 系统功能测试 |
| 5.2.1 数据采集功能测试 |
| 5.2.2 DDR3 SDRAM读写功能测试 |
| 5.2.3 带通采样功能测试 |
| 5.3 系统性能测试 |
| 5.3.1 总谐波失真和无杂散动态范围测试 |
| 5.3.2 信噪比和信纳比测试 |
| 5.3.3 有效位数测试 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 附录 |
| 致谢 |
（7）四通道8输出RSR研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 系统指标 |
| 1.4 论文组织结构 |
| 第2章 四通道8 输出RSR系统概述 |
| 2.1 软件无线电接收机架构 |
| 2.2 系统需求分析 |
| 2.2.1 输入输出端口数目 |
| 2.2.2 输入输出对应关系 |
| 2.2.3 软件系统需求 |
| 2.3 四通道8 输出RSR架构 |
| 2.4 系统实物 |
| 2.4.1 模数转换模块 |
| 2.4.2 数字信号处理模块 |
| 2.4.3 控制模块 |
| 2.5 本章小结 |
| 第3章 Kintex-7 FPGA核心板设计 |
| 3.1 Kintex-7 FPGA芯片 |
| 3.1.1 芯片基本信息 |
| 3.1.2 Kintex-7 芯片资源 |
| 3.1.3 两代FPGA资源对比 |
| 3.2 Kintex-7 核心板原理图设计 |
| 3.2.1 电源需求 |
| 3.2.2 时钟部分设计 |
| 3.2.3 高速串行接口GTX的分配 |
| 3.2.4 FPGA下载 |
| 3.3 Kintex-7核心板PCB设计 |
| 3.3.1 线宽、线间距设计 |
| 3.3.2 各信号层分布 |
| 3.3.3 高速连接器的位置 |
| 3.4 Kintex-7核心板测试 |
| 3.5 本章小结 |
| 第4章 FPGA信号处理逻辑设计 |
| 4.1 信号处理过程概述 |
| 4.2 ADC输入及分接模块 |
| 4.3 数据流选择,开关矩阵设计 |
| 4.4 下变频模块 |
| 4.5 降采样模块 |
| 4.6 数据传输 |
| 4.7 本章小结 |
| 第5章 接收机软件设计 |
| 5.1 软件系统整体框架 |
| 5.2 服务层与客户层通信设计 |
| 5.2.1 XM0 总线通信 |
| 5.2.2 主要读写函数介绍 |
| 5.3 上位机程序设计 |
| 5.3.1 程序功能划分 |
| 5.3.2 下变频频率算法设计 |
| 5.3.3 计划文件 |
| 5.3.4 RSR数据包格式介绍 |
| 5.3.5 上位机程序资源冲突解决 |
| 5.4 上位机界面介绍 |
| 5.5 本章小结 |
| 第6章 四通道8 输出RSR测试 |
| 6.1 测试准备 |
| 6.1.1 待测试设备 |
| 6.1.2 测试的仪器 |
| 6.2 频率设置测试 |
| 6.3 数据存储功能测试 |
| 6.4 通道一致性测试 |
| 6.5 系统最终指标汇总 |
| 第7章 总结与展望 |
| 7.1 工作总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表论文 |
（8）宽频带数字接收机设计与关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 软件无线电的国内外发展及趋势 |
| 1.2.2 数字接收机发展现状及趋势 |
| 1.3 本文内容与结构说明 |
| 第2章 系统原理及关键技术研究与分析 |
| 2.1 接收机的基本结构 |
| 2.1.1 超外差接收 |
| 2.1.2 零中频接收机 |
| 2.2 多速率信号处理 |
| 2.2.1 奈奎斯特采样定理 |
| 2.2.2 抽取 |
| 2.2.3 内插 |
| 2.3 数字滤波器 |
| 2.3.1 FIR滤波器 |
| 2.3.2 积分梳状滤波器 |
| 2.4 数字解调 |
| 2.4.1 正交调解调 |
| 2.4.2 四相移相键控(QPSK)解调 |
| 2.5 本章小结 |
| 第3章 数字接收机设计与关键技术 |
| 3.1 数字接收系统的设计 |
| 3.2 DQPSK解调 |
| 3.3 载波同步 |
| 3.3.1 平方环法 |
| 3.3.2 科斯塔斯(COSTAS)环法 |
| 3.3.3 鉴相器 |
| 3.3.4 环路滤波器 |
| 3.3.5 载波信号模块 |
| 3.4 位同步 |
| 3.5 差分解码 |
| 3.6 本章小结 |
| 第4章 数字接收系统的FPGA实现 |
| 4.1 数字接收系统方案设计 |
| 4.2 载波信号模块 |
| 4.3 下变频模块的实现 |
| 4.3.1 CIC滤波器 |
| 4.3.2 FIR低通滤波器 |
| 4.3.3 混频器 |
| 4.4 DQPSK解调模块实现 |
| 4.5 本章小结 |
| 第5章 总结与展望 |
| 5.1 全文总结 |
| 5.2 展望 |
| 参考文献 |
| 附录 |
| 作者攻读学位期间的科研成果 |
| 致谢 |
（9）便携式宽带电子侦察信号处理技术研究及工程化实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景和意义 |
| 1.3 国内外研究现状 |
| 1.3.1 数字接收机国外发展现状 |
| 1.3.2 数字接收机国内发展现状 |
| 1.3.3 研究现状总结 |
| 1.4 论文主要工作和内容安排 |
| 第二章 宽带电子侦察接收机 |
| 2.1 引言 |
| 2.2 全数字接收机结构设计 |
| 2.3 片上可重构高度集成接收机 |
| 2.3.1 基于直接采样架构的片上可重构高度集成接收机 |
| 2.3.2 基于直接变频架构的片上可重构高度集成接收机 |
| 2.4 本章小结 |
| 第三章 线性调频信号参数估计 |
| 3.1 引言 |
| 3.2 线性调频信号特征 |
| 3.2.1 线性调频信号时域特征 |
| 3.2.2 线性调频信号频域特征 |
| 3.3 线性调频信号的特征分析方法 |
| 3.3.1 时频分析法 |
| 3.3.2 解线性调频法 |
| 3.4 基于模板匹配的特征参数估计实时算法 |
| 3.4.1 频域检测法估计脉宽 |
| 3.4.2 基于解线调法的频率参数估计算法 |
| 3.4.3 基于模板匹配的特征参数估计算法流程 |
| 3.4.4 信号处理工程化中的两类问题 |
| 3.5 基于分数阶傅里叶和小波变换线性调频信号处理方法 |
| 3.5.1 引言 |
| 3.5.2 分数阶傅里叶变换(FrFT) |
| 3.5.3 小波变换与多分辨率分析 |
| 3.5.4 算法处理流程对比 |
| 3.6 本章小结 |
| 第四章 片上可重构侦察接收机设计与实现 |
| 4.1 引言 |
| 4.2 基于超高度集成片上SOC系统宽带电子侦察技术总体设计 |
| 4.2.1 拟达到技术指标 |
| 4.2.2 手持式实时频谱分析系统设计思路 |
| 4.2.3 信号采样方案 |
| 4.2.4 信号处理方案 |
| 4.2.5 可视化设计方案 |
| 4.3 联调测试结果与误差分析 |
| 4.3.1 联调测试 |
| 4.3.2 性能和误差分析 |
| 4.4 本章小结 |
| 第五章 结论与展望 |
| 5.1 本文工作总结 |
| 5.2 未来研究展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（10）基于FPGA的中频数字接收机的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.3 论文主要内容 |
| 2 中频数字接收机相关理论 |
| 2.1 采样定理 |
| 2.2 多速率信号处理 |
| 2.3 调制解调模型 |
| 2.3.1 通用调制模型 |
| 2.3.2 DQPSK调制模型 |
| 2.3.3 通用解调模型 |
| 2.3.4 DQPSK解调模型 |
| 2.4 本章小节 |
| 3 中频数字接收机系统方案 |
| 3.1 中频数字接收机结构 |
| 3.2 采样速率 |
| 3.3 设计方式 |
| 3.4 开发工具及语言 |
| 3.5 本章小节 |
| 4 中频数字接收机主要模块 |
| 4.1 载波同步 |
| 4.1.1 锁相环基本结构 |
| 4.1.2 抑制载波跟踪环 |
| 4.2 频偏估计 |
| 4.2.1 最大似然频偏估计 |
| 4.2.2 基于接收信号相位的频偏估计 |
| 4.2.3 FFT频偏估计 |
| 4.3 位同步 |
| 4.3.1 实现方法 |
| 4.3.2 Gardner位同步 |
| 4.4 本章小节 |
| 5 中频数字接收机的FPGA实现 |
| 5.1 中频数字信号的产生 |
| 5.2 极性Costas环的FPGA实现 |
| 5.3 FFT频偏估计的FPGA实现 |
| 5.4 Gardner位同步的FPGA实现 |
| 5.5 抽样判决的FPGA实现 |
| 5.6 差分解码与并串转换的FPGA实现 |
| 5.7 硬件测试 |
| 5.8 本章小结 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读学位期间的研究成果 |
四、一种基于软件无线电技术的中频数字接收机的实现（论文参考文献）
- [1]可重构雷达数字接收机的研究与实现[D]. 练祥. 电子科技大学, 2021(01)
- [2]中频数字化接收机的硬件研究与实现[D]. 周磊. 南京邮电大学, 2019(03)
- [3]基于FPGA的全数字接收机研究与验证[D]. 林巨征. 华南理工大学, 2020(02)
- [4]面向应急信息广域发布的宽带并行软件接收机技术研究[D]. 田飞翔. 重庆邮电大学, 2020(02)
- [5]基于软件无线电的通信信号盲检测与识别技术试验研究[D]. 周文海. 电子科技大学, 2020(07)
- [6]PXIe中频数字化仪研制[D]. 李志晋. 哈尔滨工业大学, 2019(02)
- [7]四通道8输出RSR研究与设计[D]. 黄佳. 东南大学, 2019(06)
- [8]宽频带数字接收机设计与关键技术研究[D]. 蔡敏. 南华大学, 2019(01)
- [9]便携式宽带电子侦察信号处理技术研究及工程化实现[D]. 唐泽家. 国防科技大学, 2018(01)
- [10]基于FPGA的中频数字接收机的研究[D]. 曹灿. 兰州交通大学, 2017(03)