一、Turbo码交织器的设计及性能分析（论文文献综述）
朱进蓉[1]（2021）在《用于卫星通信的Turbo译码器设计》文中指出近年来,随着卫星通信技术的蓬勃发展,人们对卫星通信质量的要求越来越高。信道编码技术是提高通信可靠性非常有效的方法。而Turbo码作为一种接近Shannon限的理想码型,不仅能够在低信噪比的环境下展现出优异的性能,而且还具备很强的抗衰落和抗干扰性能。因此,在卫星通信领域也得到了广泛的运用,并且成为了信道编码研究的热点。然而Turbo码在计算过程中存在大量的指数和对数运算,使得译码运算的复杂度很高,在硬件实现时十分困难。此外,由于Turbo码特殊的编码方式,需要在接收完所有数据后才可以进行译码,需要消耗很大的存储空间,也会带来极大的译码时延。为了解决这几个问题,本文以低时延、低资源占用为实现要求,完成Turbo译码器的设计。本文以卫星通信中Turbo码的译码器为研究目标,从译码算法和硬件实现两个层面进行分析。在算法层面上,以传统的Log-MAP译码算法为基础算法,引入滑动窗口技术,以达到降低译码传输时延和存储资源的目的。同时为了减少译码算法的复杂度,将Log-MAP算法中的雅可比对数函数利用线性拟合的方式转化为一次函数。最后,利用Matlab仿真分析影响译码性能的相关参数。仿真结果表明,随着交织长度的增加,编码速率的降低、迭代次数的增加,译码性能将得到相应的提高。在硬件层面上,使用现场可编程门阵列（Filed Programmable Gate Array,FPGA）对译码器进行设计,通过综合、实现发现,使用滑动Log-MAP译码算法,硬件的资源占用率和时延降低了很多,与传统的Log-MAP算法相比,虽然寄存器Registers增加了约41%,但是触发器、查找表以及嵌入式块存储器分别减少了约35%、33%以及76%。总体来说,滑窗Log-MAP算法的资源占用率还是比较少的,其次,译码时延也减少了约53.65us。最后,将FPGA实现的结果与Matlab实现结果相比较,两者的译码性能基本一致。因此,本文所设计的Turbo码译码器在保持很好译码性能的同时,时延和存储资源也得到了有效的降低。
罗小红[2]（2020）在《基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现》文中研究指明Turbo码由于其译码性能接近Shannon极限,成为信道编码领域的重点研究码型,并被广泛的应用于无线通信系统中。目前,Turbo码已被LTE-Advanced标准所采用作为信道编码方式,同时也被应用于物联网,图像的加密传输以及深空通信中。在Turbo码译码器进行硬件实现时,由于译码器通常是采用迭代方式进行译码,会对存储单元进行频繁的访问造成较大的功率损失。其中,对状态度量缓存（State Metric Cache,SMC）的访问造成的功率损失占到译码器总体功率消耗的一半以上。因此,对于功率受限的无线通信系统中,Turbo码译码器的功耗成为了重要的问题。为了解决这个问题,满足低功耗无线通信系统的设计要求,一种低存储容量的Turbo码译码器结构设计成为了重要的研究内容。本文以LTE-Advanced标准下的Turbo码为研究对象。首先,对Turbo码的编码方法和译码原理进行介绍。其次,对最大后验概率（Maximum A Posteriori,MAP）算法以及它的改进算法进行理论推导和分析。然后,根据改变状态度量存储方式的设计思路,提出了基于线性估算的Turbo码译码器结构设计方案。通过在传统的结构中插入一个排序模块和增量计算模块,将计算出的增量比特和位置比特进行存储,来代替对前向状态度量的存储。结果表明,该设计方案使得SMC容量降低了55%。在上述的基于线性估算的Turbo码译码器结构设计中,虽然减少了SMC容量达到了降低功耗的目的,但是SMC容量还可以进一步降低;并且对状态度量的处理是有损压缩过程,使得误码率（Bit Error Rate,BER）和误包率（Packet Error Rate,PER）性能有一定的损失,同时该译码结构的并行程度不够。因此,本文根据反向计算的设计思路,提出了一种基于反向蝶形计算的Turbo码译码器结构设计方案。在该设计方案中,将传统的编码网格图分成四个独立的蝶形单元,不在存储所有的前向状态度量,只需要存储符号比特和不能反向计算的状态度量。该设计方案使得SMC容量的降低了65%,并且BER和PER性能与对数域最大后验概率（Maximum A Posterior Probability Algorithm in Logarithmic Domain,Log-MAP）算法非常接近。论文最后对基于反向蝶形计算的译码器结构设计进行了深入的研究和探讨,然后在Quartus II 13.0软件平台中,采用Verilog硬件描述语言（Hardware Description Language,HDL）,对该设计结构进行编程实现,并使用PowerPlay Early Power Estimator和ModelSim进行功耗测试和译码时间分析。结果表明,在硬件资源使用方面,与传统的译码器结构相比,该译码器结构总的内存量降低了35.62%;在功耗和译码时间方面,在200MHz的工作频率下,总功耗较传统的译码器结构降低了15.38%,同时译码时间较线性估算的译码器结构减少了45.45%。因此,本文所设计的Turbo码译码器在保持较好的译码性能的同时功耗也得到了有效的降低。
郭梦生[3]（2020）在《直扩通信系统中Turbo码编译码器的FPGA实现》文中研究说明扩频通信技术是首先将要传输的信息乘以扩频函数（扩频码）,倍数扩展传输信息信号的频谱,然后在接收端进行相应的解扩操作,最终又恢复出传输的原始信息。因具有抗干扰能力强、选择寻址能力好、保密性能高、频谱密度低等优点,最先作为军事目的出现在战争中,后来也被广泛应用于民用移动通信领域。主要的扩频技术有:直接序列扩频通信（DSSS）、跳频通信（FH）、跳时通信（TH）、混合扩频通信。而直接序列扩频通信（DSSS）是最常用、技术积累最好的扩频方式。信道编码技术是现今数字通信系统关键技术之一,是解决信号在信道中无差错传输的技术手段,保证接收端接收信息正确性的技术。在信道编码领域,研究人员不断提出性能优异的编译码方案。从开始的BCH码、RS码和卷积码到将调制与信道编码结合的网格编码调制（TCM）,虽然在各个通信标准中有优异的性能表现,但始终离香农极限有一定的距离。直到Turbo码的提出,使信道编码理论踏上无限接近香农极限的道路,而无数的相关研究人员也一直朝着目标坚持不懈的前行。Turbo被看作网格编码调制技术问世以来,信息与编码理论研宄上取得的最伟大的技术成就,在当今的数字通信领域占据着积极重要的地位。本文设计的通信系统模型是直接序列扩频通信系统与Turbo码编译码结合,并基于FPGA硬件实现。首先,完成了采用63位长度的Gold序列作为伪码序列,进行63倍扩频的直接序列扩频,并在接收端的解扩过程采用滑动相关捕获算法进行伪码同步。然后设计了采用RSC分量码编码算法的Turbo码编码器,并对编码器中的删余复接器进行改进以获得更加的译码性能,其中编码结构为PCCC编码结构,帧长为1248码块长度,最后编码输出1/2码率的Turbo码。接下来设计了采用Max-Log-MAP算法进行迭代译码的Turbo码译码器,其译码结构也为PCCC结构。通信系统各个部分的设计流程均为先进行了Matlab算法性能仿真、然后通过Verilog HDL映射到FPGA上,最后完成功能仿真、上板数据抓取以及结果验证。本设计已完成对整个通信系统模型的FPGA设计,并定义了模块接口,搭建了通信电路模型,并完成了结果验证。
陈元春[4]（2020）在《低延迟Turbo码译码算法的硬件设计与实现》文中研究说明Turbo码是一种基于并行级联卷积码的信道编译码,由于其在抗衰落和抗干扰方面性能优异,因此成为了CCSDS信道编码标准之一。本文基于该标准实现了帧长为8160的Turbo码编译码器的硬件设计与实现。首先简要介绍了Turbo码编译码的原理,接着对其性能进行仿真,然后重点研究了硬件设计以及改进方法,最后在项目系统中对Turbo码的实际性能进行测试。在MATLAB环境下的仿真中,本文共分析了三种译码算法的性能。通过不同参数角度的对比,得出了本课题8160bit帧长Turbo码的基本性能指标,并将结果与相关文献进行对比。在FPGA硬件设计时,针对传统MAP类译码算法延迟大,吞吐率低的不足,提出了基于滑动窗Max-Log-MAP算法的改进译码结构。所述改进主要包括以下四点:第一点是采用两个分量译码器并行译码的设计方法。第二点是对分支度量的计算结构进行拆分。第三点是独立设计分量译码器1和2,搭配新设计出的交织器和解交织器。第四点是采用流水线结构完成“加比选”计算,优化了先验信息的存储及读取方法。通过以上改进,降低了译码延迟时间,并且提高了吞吐率以及减少了资源消耗。相比于MAP类算法的传统译码结构,本文所设计的结构使得单个分量译码器中的LLR输出时间提前了99%,译码器存储资源节省了67%。在项目系统平台上的测试表明,所设计的Turbo码译码器能够稳定工作在130MHz的时钟下。本文所实现的Turbo码编译码器,已经成功应用于某无人机图像数据实时传输系统中。在迭代5次时,译码器延迟时间小于5ms,吞吐率高于8Mbps,满足了本课题对图像数据传输的要求。
杨涛军[5]（2014）在《Turbo码交织器与迭代译码停止准则研究》文中进行了进一步梳理Turbo码是一种新的信道编码技术,它的出现为信道编码理论和实践带来了一场革命,特别是在抗衰落、抗干扰能力方面有着传统信道编码技术无法比拟的优势,因此在INMARSAT-phone M4系统、CDMA多用户检测和第三代移动通信系统IMT-2000中得到了广泛的应用。但Turbo码也存在着一些亟待解决的问题,需要人们进一步的研究解决。本文对Turbo码的交织器和迭代译码停止准则进行了积极地研究,具体内容如下：首先,对Turbo码编码和译码的基本原理进行了系统分析,同时介绍了LOG-MAP和SOVA两种迭代译码算法。在此基础上,利用MATHLAB软件针对影响Turbo码性能的参数（即分量码、交织器、删余器、迭代次数、译码算法）进行仿真,通过分析仿真结果给出了提高Turbo码性能的合理参数。其次,对Turbo码交织器进行了研究,并针对螺旋交织器中的不足提出了一种新型半规则交织器。该新型交织器采用随机数组将交织矩阵的行列顺序由固定变为随机,同时采用正螺旋顺序读出的方式,使交织序列具有模2特性,既增大了相邻比特交织后的距离,又解决了经过删余矩阵后造成的对信息位保护不均匀的问题。为了使半规则交织器达到最佳工作状态,即把行列重置数组作为待解集,利用遗传算法进行搜索,从而找到最佳的行列重置数组。仿真结果表明,无论是在长帧还是短帧情况下,半规则交织器的性能都要优于分组交织器、螺旋交织器和随机交织器,与S型随机交织器相接近。经过优化,半规则交织器的性能更是保持在了最优状态,在相同信噪比条件下的误码率也获得了很大增益。最后,为了减小迭代译码延时、降低平均迭代译码次数,研究了Turbo码迭代译码停止准则,并提出了两种改进的迭代译码停止准则,即改进的HDA准则和改进的SDR准则。改进的HDA准则定义了一个基于外部信息的不可靠度量,当这个不可靠度量达到门限值时,判定本帧译码不能收敛,即可提前停止译码,从而解决了在低信噪比条件下HDA准则失效的问题；改进的SDR准则则采用连续两次迭代输出的符号差别数比值来代替原来的判决函数,从而解决了原始准则在遇到不收敛帧时不能停止译码的问题。仿真结果表明,在几乎不降低译码性能的情况下,两种改进准则的平均迭代次数都比原始准则有了明显的减少。
钱明[6]（2014）在《基于混沌伪随机序列的交织器设计及性能分析》文中指出在数字通信系统中,如何提高信息传输的可靠性与有效性,一直是人们研究的重点。1948年,香农（Claude.E.Shannon）在其论文《通信的数学理论》中,提出在有噪信道中通过纠错编码来提高通信可靠性的方法,为信道编码的发展奠定了基础。在已有的信道编码方案中,Turbo码较好地应用了香农理论中的随机编译码条件,从而获得了接近香农理论极限的译码性能,在信道编码理论发展史上具有重要意义。本文对Turbo码基本结构和编译码原理进行了系统的分析,着重于Turbo码交织技术的探讨,提出了一种基于混沌伪随机序列（Chaotic Pseudo Random Sequence,简称CPRS）的新型交织方案。从仿真结果来看,该交织器对Turbo码的整体性能有着一定的改善。论文主要工作内容包括：1.概述了信道编码理论及其发展历程,总结Turbo码国内外研究现状和发展趋势。2.论述了Turbo码编译码原理和基本结构,着重分析Turbo码的几种译码算法,并对其性能做了比较。3.针对交织器在Turbo码中的重要地位,总结了交织器的设计要求准则；介绍了目前Turbo码中常用的几类交织器,并做了仿真比较。4.简要介绍混沌的理论,分析几种混沌映射关系的特点；阐述了我校具有自主知识产权的CPRS混沌序列的生成原理,并对其随机性能做了分析；提出了一种基于CPRS混沌序列的新型交织方案,通过仿真证明该交织器对Turbo码的整体性能有着一定的改善。5.仿真分析了不同参数对Turbo码译码性能的影响。这些参数包括：分量码、编码速率、交织长度、译码迭代次数和译码算法等。
刘会鲲[7]（2014）在《Turbo码中短帧交织器的设计》文中研究指明Turbo码的出现对于信道编码理论的发展是具有里程碑意义的,它具有接近Shannon理论极限的性能,它改变了以往人们对信道编码方法的设计思路,使人们设计信道编码的方法从增加码的最小汉明距离转为减少低重量码字的个数。自1993年C.Berrou等人提出Turbo码以来,由于出色的性能使其已迅速成为了信道编码界研究的热点,Turbo码交织器的引入使编码实现了随机性,从而获得了优异的性能,因此交织器也是信道编码界的一个重要研究方向。本文针对Turbo码及其交织器的研究工作主要包括以下几个方面：（1）介绍了Turbo码的发展历程和研究现状。（2）对Turbo码的编码原理和编码器结构进行了阐述,并且对分量码编码器的结构进行了分析,探讨分量码的选择对译码性能的影响；同时介绍了Turbo的译码原理和译码器的结构,并对基于最大后验概率的MAP算法和SOVA算法以及基于MAP算法改进的Max-Log-MAP算法和Log-MAP算法进行了比较。（3）介绍了交织器的原理和几种典型的交织器,同时对它们的性能作了比较,并分析了交织器对Turbo码性能的影响,得出交织器在设计中主要做到尽可能地打乱原数据的位置关系,让原本距离较近的数据,经过交织器后距离尽可能的远,并且使得在译码过程中尽可能的降低输入信息与先验信息的相关性。（4）通过分析码重为2、3、4的输入序列对低码重分布的影响,将低码重分布特性应用到最小距离准则,利用对码重为2、3、4的序列进行穷举,筛选出符合标准的候选交织映射集合,并结合IDS准则,对最小距离门限和IDS门限进行归一化加权作为最终的筛选标准,得到短帧随机交织器的交织映射序列。（5）在Matlab仿真环境中对设计出的交织器性能与其他交织器进行比较。使用本文的方法设计出的短帧随机交织器,与相同长度的一般随机交织器和分组交织器在不同信噪比条件下的误帧率和误码率进行了比较,并对上述比较结果进行了总结。本交织器的设计思想是利用次优查找的方法,在一定的时间复杂度内找出性能较为理想的交织映射序列,并且根据不同信道的信噪比情况对两种交织器设计准则进行归一化加权,避免了优先考虑某一设计准则时会出现的不合理情况。通过仿真实验的数据结果分析,使用这种设计方法达到了较好的筛选效果,并且也避免了穷举算法的复杂性。而且短帧交织器对于硬件设备的要求较低,具有一定的实用价值。
金香文[8]（2014）在《Turbo码原理与交织技术研究》文中认为随着社会的发展及科技的进步，人们对信息传输的可靠性和实时性的要求越来越高。Turbo码作为一种信道编码技术，自1993年提出以来备受关注，它将卷积码和交织器结合起来，实现了随机编码，并采用迭代译码，在较低信噪比条件下实现了较低误比特率的数据传输，这使Turbo码得到了广泛的应用；目前Turbo编码技术已经被纳入第三代移动通信系统和LTE系统标准中。本文主要在卷积码的基础上介绍了Turbo码的编码和译码的基本原理，并对最大后验概率译码算法（MAP）、对数MAP、MAX-logMAP三种译码算法做了比较。然后分析了Turbo码的性能限和交织器的设计，通过仿真比较了在不同设计参数下Turbo码性能。Turbo码获得优异性能的同时也产生了较大的译码延时，因此不能直接应用于实时的系统中。针对Turbo码延时较大的问题，本文介绍了分块并行译码的方法，以及如何设计无冲突的交织器来避免该方法中潜在的内存访问冲突问题。最后本文提出了三种改进的交织器设计方案并对其进行了性能仿真和分析，第一种是针对传统的Turbo码结构设计的一种改进的分组交织方案，它综合了分组交织器和随机交织器的优点，性能优异而且实现也不复杂；第二种是基于高效算法设计的S交织方案，生成交织参数的效率较高，而且设计出的交织器具有较大S值，性能更好；第三种是改进的并行交织器设计方案，它不仅实现了无冲突的内存访问，而且大大提高了生成交织模式的效率。
袁星[9]（2012）在《Turbo码最小码距估计算法及其在置换多项式交织器设计中的应用研究》文中研究表明Turbo码具有接近Shannon极限的优异纠错性能,因此该编码方案一经提出立即引起了通信界的强烈反响,从此信道编码理论步入了一个崭新的时代。尽管Turbo码的研究成果层出不穷,但是由于在码参数和码率给定的条件下,交织器的性能决定Turbo码的最小码距,使得Turbo码最小码距的研究难以像分组码那样定量分析,所以采用Turbo码最小码距特性评价交织器性能的研究还尚不充分。基于已有研究成果,本文专注于约束子码和全零迭代译码Turbo最小码距估计算法以及最小码距估计算法在置换多项式交织器设计中的研究。本论文首先介绍了信道编码的发展历程和Turbo码编码方案提出的背景,阐述了Turbo码最小码距和置换多项式交织器研究的现实意义以及论文组织结构。接着给出了Turbo码基本原理的描述,介绍了交织器的作用和交织器常见的设计准则以及Turbo码距离特性对交织器性能的影响。随后,论文研究了约束子码和全零迭代译码Turbo码最小码距估计算法的设计方法和流程,并用C语言仿真实现并对比了这两种算法估计3GPPLTE188种帧长Turbo码最小码距的仿真结果。对比分析结果表明：对于中等或较长交织长度,全零迭代译码算法时间复杂度远优于约束子码算法,并且最小码距估计结果与约束子码算法相似。因此,对于较短交织长度,可以选用约束子码算法估计Turbo码最小码距,而对于中等或较长交织长度,可以选用全零迭代译码算法估计Turbo码最小码距。由于已有文献研究表明最佳Q’二次置换多项式部分交织器实际译码仿真性能并不佳,所以本文对最佳Ω’二次置换多项式交织器进行了一定的优化,并将优化的最佳Ω’交织器的方法推广应用于优选三次置换多项式交织器中。最后采用约束子码算法评估了优化的最佳Ω’二次及三次置换多项式交织器的最小码距性能,分析结果表明优化得到的最佳Ω’置换多项交织器最小码距结果要大于或等于最佳Ω’置换多项式交织器,并且它们译码仿真的对比结果也说明了优化的最佳Ω’置换多项式交织器要好于最佳Ω’置换多项式交织器。
曾黎黎[10]（2012）在《编码交织机理及其在IEEE802.16m双二元卷积Turbo码中的应用》文中进行了进一步梳理编码数据的交织在各种纠错编码体制中起着非常重要的作用，尤其是交织器的设计成为Turbo码性能是否能够有效逼近香农限的关键因素，因此编码数据的交织技术成为信道编码的一个研究热点。双二元卷积Turbo码（DB CTC，Double Binary Convolutional Turbo Code）结构与经典Turbo码类似，采用并行级联的方式。不同之处在于，对于DB CTC编码器中的每个RSC（Recursive Systematic Convolution）分量编码器，有两路信息序列输入，因此其交织方式也有不同，交织深度比经典Turbo码减半，提高了编码速度，减小了译码延时，性能也有很大的提高。本文主要对DB CTC理论及其交织器进行了研究，研究工作主要有：1．对DB CTC编译码基本原理做了系统分析，介绍了迭代译码算法，包括：最大后验概率算法（MAP），Log-MAP算法，Max-Log-MAP算法。并分析了这三种译码算法对DB CTC的性能影响。2．介绍了交织器的原理和设计性能优越的交织器所需要的基本原则，总结出了三种评估交织器性能的准则：相关系数、自由距离和迭代译码适应度量（IDS，Iterative Decoding Suitability），使用这三种准则对几种交织器进行了性能比较。3．对交织器做了分类介绍，并对每一类常用交织器做了简单描述，特别介绍了具有低存储高性能的DRP（Dithered Relative Prime）交织器和DGolden交织器，详细介绍了802.16m标准里用于DB CTC编译码中的交织器。仿真分析了不同交织深度和不同交织器类型对DB CTC的性能影响。4．对802.16m中DB CTC里的两级交织策略做改变。即在进行第二级两路信息序列分别进行交织时，用不同参数的DRP交织器和DGolden交织器代替标准中的交织。通过仿真验证，改进后的交织策略对系统性能有一定的改善。5．实现了3GPP LTE中Turbo码中的QPP（Quadratic Permutation Polynomial）交织器，在帧长为1024比特、采用Log-MAP进行译码、迭代次数为8时，对3GPP中Turbo码和802.16m中的DB CTC两种编码方式的进行仿真，结果表明，在误比特率为105时，双二元卷积Turbo码比Turbo码要好0.2dB。
二、Turbo码交织器的设计及性能分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Turbo码交织器的设计及性能分析（论文提纲范文）
（1）用于卫星通信的Turbo译码器设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 信道编译码技术 |
| 1.3 Turbo码的发展与研究现状 |
| 1.4 本文研究内容与研究目标 |
| 1.5 章节安排 |
| 第二章 Turbo码原理与译码算法性能分析 |
| 2.1 Turbo码编码器 |
| 2.1.1 Turbo码编码原理 |
| 2.1.2 交织器 |
| 2.1.3 归零处理 |
| 2.1.4 删余与复接 |
| 2.2 Turbo码译码器 |
| 2.2.1 Turbo码译码原理 |
| 2.2.2 Turbo码译码算法 |
| 2.2.3 译码算法比较 |
| 2.3 本章小结 |
| 第三章 基于滑窗的Turbo码译码算法设计 |
| 3.1 滑窗算法概述 |
| 3.1.1 传统Log-MAP译码算法 |
| 3.1.2 滑窗Log-MAP译码算法 |
| 3.1.3 滑窗Log-MAP算法存储资源与时延分析 |
| 3.1.4 滑窗Log-MAP算法的改进 |
| 3.2 Turbo码性能仿真与分析 |
| 3.2.1 编码参数对Turbo码性能的影响 |
| 3.2.2 滑窗算法参数对Turbo码性能的影响 |
| 3.2.3 归零方案对Turbo码译码性能的影响 |
| 3.3 本章小结 |
| 第四章 基于FPGA的译码器设计 |
| 4.1 开发环境介绍 |
| 4.2 数据量化 |
| 4.3 译码器电路的设计与实现 |
| 4.4 译码器计算模块 |
| 4.4.1 max*运算单元及归一化结构设计 |
| 4.4.2 交织/解交织模块的设计 |
| 4.4.3 分支转移度量(BMC)计算模块 |
| 4.4.4 前向状态度量(FSM)计算模块 |
| 4.4.5 对数似然比(LLR)计算模块 |
| 4.5 译码器控制电路的设计 |
| 4.6 本章小结 |
| 第五章 测试及结果分析 |
| 5.1 译码器测试方法 |
| 5.2 译码器设计结果与分析 |
| 5.2.1 资源占用情况 |
| 5.2.2 译码仿真结果 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 附录 QPP交织参数表 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（2）基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 Turbo码的提出 |
| 1.1.2 Turbo码的发展与应用 |
| 1.1.3 Turbo码的研究现状 |
| 1.2 研究意义 |
| 1.3 论文主要工作及章节安排 |
| 1.3.1 论文主要工作 |
| 1.3.2 章节安排 |
| 第二章 Turbo码的基本原理 |
| 2.1 Turbo码编码原理 |
| 2.1.1 RSC分量编码器 |
| 2.1.2 归零处理 |
| 2.1.3 Turbo码交织器 |
| 2.2 Turbo码译码原理及算法 |
| 2.2.1 Turbo码译码原理 |
| 2.2.2 Turbo码的译码算法 |
| 2.2.3 译码算法性能比较 |
| 2.3 本章小结 |
| 第三章 低存储容量Turbo码译码器结构设计 |
| 3.1 低存储容量Turbo码译码器技术 |
| 3.2 基于线性估算的Turbo码译码器结构设计 |
| 3.2.1 最近优的Log-MAP译码算法 |
| 3.2.2 线性估算原理 |
| 3.2.3 基于线性估算的译码器结构 |
| 3.2.4 性能分析 |
| 3.3 基于反向蝶形计算的Turbo码译码器结构设计 |
| 3.3.1 反向蝶形计算原理 |
| 3.3.2 基于反向蝶形计算的译码器结构 |
| 3.3.3 性能分析 |
| 3.4 本章小结 |
| 第四章 基于反向蝶形计算的Turbo码译码器的FPGA实现 |
| 4.1 FPGA设计流程和设计工具 |
| 4.1.1 FPGA设计流程 |
| 4.1.2 QuartusⅡ及ModelSim仿真工具 |
| 4.1.3 PowerPlay EPE功耗测试工具 |
| 4.2 硬件设计与实现 |
| 4.2.1 译码器整体结构设计 |
| 4.2.2 交织与解交织实现 |
| 4.2.3 SISO译码实现 |
| 4.3 设计结果与分析 |
| 4.3.1 硬件资源使用情况 |
| 4.3.2 译码时间与功耗分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士期间已取得的学术成果 |
| 攻读硕士期间参加的科研项目 |
| 附录 AQPP交织参数表 |
| 附录 BVerilog HDL程序 |
（3）直扩通信系统中Turbo码编译码器的FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与现状 |
| 1.2 课题研究的目的与意义 |
| 1.3 课题研究的内容 |
| 第2章 直扩系统与Turbo码理论基础 |
| 2.1 扩频码序列的概述 |
| 2.1.1 m序列 |
| 2.1.2 Gold序列 |
| 2.1.3 M序列 |
| 2.2 解扩系统的原理及算法 |
| 2.2.1 滑动相关捕获算法(串行) |
| 2.2.2 匹配滤波器算法(并行) |
| 2.2.3 序贯估值捕获算法 |
| 2.3 Turbo码的编码原理和结构 |
| 2.3.1 Turbo码的编码原理 |
| 2.3.2 Turbo码的编码结构 |
| 2.3.3 分量码 |
| 2.3.4 交织方法 |
| 2.3.5 删余方法 |
| 2.4 Turbo码译码原理及算法 |
| 2.4.1 Turbo码译码原理 |
| 2.4.2 Turbo码译码算法介绍 |
| 2.4.3 MAP译码算法 |
| 2.4.4 Log-MAP译码算法 |
| 2.4.5 Max-Log-MAP译码算法 |
| 第3章 直接序列扩频的设计及实现 |
| 3.1 直接序列扩频的整体框图 |
| 3.2 扩频码序列模块 |
| 3.2.1 PN码序列相关性分析 |
| 3.2.2 PN码发生器的FPGA设计 |
| 3.3 成型滤波器模块 |
| 3.3.1 成型滤波器的原理 |
| 3.3.2 成型滤波器的FPGA设计 |
| 3.4 载波同步模块 |
| 3.4.1 载波同步电路介绍 |
| 3.4.2 载波同步的FPGA设计 |
| 3.5 伪码同步模块 |
| 3.5.1 伪码同步电路介绍 |
| 3.5.2 伪码同步的FPGA设计 |
| 第4章 Turbo码编码器的设计及实现 |
| 4.1 Turbo码编码器的整体框图 |
| 4.2 分量编码器的FPGA设计 |
| 4.3 交织器的FPGA设计 |
| 4.4 改进的删余复接器的FPGA设计及性能分析 |
| 第5章 Turbo码译码器的设计及实现 |
| 5.1 Turbo码译码器中关键变量的具体计算 |
| 5.1.1 分支度量的具体计算 |
| 5.1.2 前向递推和后向递推的具体计算 |
| 5.1.3 似然信息和外部信息计算 |
| 5.2 各个模块的FPGA设计 |
| 5.2.1 数据流控制器的FPGA设计 |
| 5.2.2 交织器与解交织器的FPGA设计 |
| 5.2.3 分量译码器的FPGA设计 |
| 5.2.4 硬判决器的FPGA设计 |
| 5.3 Turbo码译码器实现的具体细节问题 |
| 5.3.1 数据量化和防溢出处理 |
| 5.3.2 迭代次数的选择 |
| 5.3.3 迫零处理 |
| 5.4 性能测试与功能仿真测试 |
| 第6章 硬件实现平台与测试验证 |
| 6.1 实现平台简介 |
| 6.1.1 FPGA组成结构与设计流程 |
| 6.1.2 FPGA芯片与开发环境选择 |
| 6.1.3 设计语言简介 |
| 6.2 系统实现及测试验证 |
| 6.2.1 整体通信系统模型 |
| 6.2.2 接口定义 |
| 6.2.3 测试结果 |
| 总结 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得学术成果 |
| 附录 |
（4）低延迟Turbo码译码算法的硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 信道编码理论的发展 |
| 1.3 Turbo码的研究现状 |
| 1.4 本文主要完成的工作及章节安排 |
| 2 Turbo码的编译码原理 |
| 2.1 Turbo码的编码原理 |
| 2.1.1 典型Turbo码编码器 |
| 2.1.2 递归系统卷积码 |
| 2.1.3 交织器 |
| 2.2 Turbo码编译码器 |
| 2.2.1 CCSDS-Turbo码编码器 |
| 2.2.2 Turbo码译码器 |
| 2.3 Turbo码译码算法 |
| 2.3.1 MAP算法 |
| 2.3.2 Log-MAP算法 |
| 2.3.3 Max-Log-MAP算法 |
| 2.4 本章小结 |
| 3 改进的Turbo码滑动窗译码算法 |
| 3.1 滑动窗算法原理 |
| 3.1.1 MAP类译码算法的传统实现形式 |
| 3.1.2 MAP类译码算法的滑动窗法实现形式 |
| 3.1.3 滑动窗译码算法的时延与存储资源分析 |
| 3.2 影响Turbo码性能的因素 |
| 3.2.1 译码算法对译码性能的影响 |
| 3.2.2 迭代次数对译码性能的影响 |
| 3.2.3 码率对译码性能的影响 |
| 3.2.4 量化精度对译码性能的影响 |
| 3.3 改进的Turbo码并行译码器 |
| 3.3.1 传统分支度量的计算方法以及改进 |
| 3.3.2 Turbo码的译码结构与改进 |
| 3.3.3 改进后的译码结构 |
| 3.4 本章小结 |
| 4 Turbo码编码器和译码器的FPGA实现 |
| 4.1 Turbo码编码器的FPGA实现 |
| 4.1.1 编码器的总体结构设计 |
| 4.1.2 分量编码器1的设计与实现 |
| 4.1.3 分量编码器2的设计与实现 |
| 4.1.4 交织器的FPGA实现原理 |
| 4.1.5 编码器的功能仿真 |
| 4.2 Turbo码译码器的FPGA实现 |
| 4.2.1 译码器的总体结构设计 |
| 4.2.2 改进交织器与解交织器的FPGA实现 |
| 4.2.3 分量译码器控制模块时序设计 |
| 4.2.4 分支度量R模块的设计 |
| 4.2.5 后向状态度量模块的设计 |
| 4.2.6 前向状态度量和对数似然比模块设计 |
| 4.2.7 并行译码控制与迭代控制模块的设计 |
| 4.2.8 译码器的功能仿真 |
| 4.2.9 译码器的时延和吞吐率分析 |
| 4.3 本章小结 |
| 5 硬件验证及结果分析 |
| 5.1 硬件介绍 |
| 5.2 硬件验证结果 |
| 5.2.1 Turbo码编码器 |
| 5.2.2 Turbo码译码器 |
| 5.3 设备测试结果 |
| 5.4 本章小结 |
| 总结 |
| 致谢 |
| 参考文献 |
| 附录 |
（5）Turbo码交织器与迭代译码停止准则研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 信道编码理论的发展 |
| 1.2 Turbo码的研究发展状况 |
| 1.2.1 Turbo码理论研究状况 |
| 1.2.2 Turbo码编码结构研究状况 |
| 1.2.3 Turbo码译码算法研究状况 |
| 1.2.4 Turbo码应用研究状况 |
| 1.3 本文的主要工作及内容安排 |
| 第2章 TURBO码基本原理 |
| 2.1 Turbo码编码原理 |
| 2.1.1 分量编码器 |
| 2.1.2 交织器 |
| 2.1.3 删余器 |
| 2.2 Turbo码译码原理 |
| 2.2.1 Turbo码译码结构 |
| 2.2.2 Turbo码译码算法 |
| 2.3 不同设计参数对Turbo码性能的影响分析 |
| 2.3.1 分量码对Turbo码性能的影响 |
| 2.3.2 交织器对Turbo码性能的影响 |
| 2.3.3 删余对Turbo码性能的影响 |
| 2.3.4 迭代次数对Turbo性能的影响 |
| 2.3.5 不同译码算法对Turbo码性能的影响 |
| 2.4 本章小结 |
| 第3章 TURBO码交织器的设计与仿真分析 |
| 3.1 交织器设计概述 |
| 3.1.1 交织器的原理 |
| 3.1.2 交织器的作用 |
| 3.1.3 交织器设计原则 |
| 3.2 常用交织器 |
| 3.2.1 分组交织器 |
| 3.2.2 螺旋交织器 |
| 3.2.3 随机交织器 |
| 3.2.4 S型随机交织器 |
| 3.2.5 二次置换多项式交织器 |
| 3.3 半规则交织器的设计 |
| 3.3.1 半规则交织器的设计思想 |
| 3.3.2 半规则交织器的解交织 |
| 3.3.3 半规则交织器的性能仿真和分析 |
| 3.4 半规则交织器的优化 |
| 3.4.1 优化原理及准则 |
| 3.4.2 半规则交织器的优化实现 |
| 3.4.3 优化后的半规则交织器性能仿真与分析 |
| 第4章 TURBO码迭代译码停止准则的改进与仿真分析 |
| 4.1 常用的译码迭代停止准则 |
| 4.1.1 CE准则 |
| 4.1.2 SCR准则 |
| 4.1.3 HDA准则 |
| 4.1.4 SDR准则 |
| 4.1.5 基于外部信息统计值的准则 |
| 4.2 改进的HDA迭代停止准则 |
| 4.2.1 改进的目的 |
| 4.2.2 改进思想及实现步骤 |
| 4.2.3 性能仿真与分析 |
| 4.3 改进的SDR迭代译码停止准则 |
| 4.3.1 改进的目的 |
| 4.3.2 改进思想及实现步骤 |
| 4.3.3 性能仿真与分析 |
| 4.4 本章小结 |
| 第5章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
（6）基于混沌伪随机序列的交织器设计及性能分析（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 英文名词注释 |
| 第一章 绪论 |
| 1.1 现代通信系统 |
| 1.2 信道编码概述 |
| 1.2.1 信道编译码模型 |
| 1.2.2 信道编码的发展演变 |
| 1.3 Turbo码的提出和发展 |
| 1.3.1 Turbo码的提出 |
| 1.3.2 Turbo码的研究现状 |
| 1.4 论文的主要研究内容和组织结构 |
| 第二章 Turbo码基本原理及译码算法分析 |
| 2.1 Turbo码的编码原理 |
| 2.2 Turbo码的译码原理 |
| 2.3 Turbo码的译码算法 |
| 2.3.1 MAP算法 |
| 2.3.2 Log-Map算法和Max-Log-Map算法 |
| 2.3.3 SOVA译码算法 |
| 2.4 译码算法分析及比较 |
| 2.5 小结 |
| 第三章 Turbo码中的交织器 |
| 3.1 交织器基本原理 |
| 3.1.1 交织器理论 |
| 3.1.2 交织器功能分析 |
| 3.1.3 交织器的设计准则 |
| 3.2 常用的交织器 |
| 3.2.1 分组交织器 |
| 3.2.2 随机交织器 |
| 3.2.3 伪随机交织器 |
| 3.3 衡量交织器的性能标准 |
| 3.4 常用交织器的性能仿真和比较 |
| 3.5 小结 |
| 第四章 基于混沌伪随机序列的交织器设计 |
| 4.1 混沌理论 |
| 4.1.1 混沌模型 |
| 4.1.2 两种混沌模型的比较 |
| 4.2 CPRS序列的生成及随机性能分析 |
| 4.2.1 CPRS序列的生成 |
| 4.2.2 CPRS序列的随机性能检测 |
| 4.3 CPRS混沌交织器设计 |
| 4.4 仿真结果 |
| 4.5 小结 |
| 第五章 影响Turbo码性能的因素分析 |
| 5.1 Turbo码性能仿真环境及流程 |
| 5.2 影响Turbo码性能的参数 |
| 5.2.1 分量码的影响分析 |
| 5.2.2 交织器长度的影响分析 |
| 5.2.3 迭代次数的影响分析 |
| 5.2.4 码率的影响分析 |
| 5.2.5 译码算法的影响 |
| 5.3 Turbo码的参数选择 |
| 5.4 小结 |
| 第六章 结论与展望 |
| 6.1 结论 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
（7）Turbo码中短帧交织器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第一章 绪论 |
| 1.1 课题研究的目的和意义 |
| 1.2 Shannon信息论及其信道编码理论 |
| 1.3 Turbo码及交织器的研究现状 |
| 1.4 本文的主要研究内容和结构安排 |
| 第二章 Turbo码及交织器的基本原理 |
| 2.1 Turbo码编码原理 |
| 2.1.1 Turbo码编码器 |
| 2.1.2 Turbo码的分量码 |
| 2.2 Turbo码译码原理 |
| 2.2.1 Turbo码译码器 |
| 2.2.2 Turbo码译码算法 |
| 2.3 交织器的基本原理 |
| 2.3.1 交织器的基本概念和原理 |
| 2.3.2 交织器对Turbo码性能的影响 |
| 2.3.3 短帧交织器设计的考虑因素 |
| 2.4 常见的几种交织器 |
| 2.4.1 分组交织器 |
| 2.4.2 螺旋交织器 |
| 2.4.3 奇偶交织器 |
| 2.4.4 随机交织器 |
| 2.4.5 S型伪随机交织器 |
| 第三章 Turbo码短帧交织器的设计 |
| 3.1 交织器的设计准则 |
| 3.1.1 最小距离准则 |
| 3.1.2 迭代译码适应性准则 |
| 3.2 Turbo码的低码重分布特性 |
| 3.2.1 码的重量分布函数 |
| 3.2.2 码重为2、3、4的输入序列对低码重分布的影响 |
| 3.3 短帧随机交织器的设计 |
| 3.4 仿真实验 |
| 3.4.1 实验环境 |
| 3.4.2 仿真实验 |
| 3.4.3 实验结果分析 |
| 3.4.4 实验结论 |
| 结束语 |
| 参考文献 |
| 附录：攻读硕士期间所做的工作 |
| 致谢 |
（8）Turbo码原理与交织技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 信道编码技术概述 |
| 1.2 Turbo 码简介 |
| 1.2.1 Turbo 码的提出 |
| 1.2.2 Turbo 码的研究现状 |
| 1.3 本文内容安排 |
| 第二章 Turbo 码基本原理 |
| 2.1 卷积码简介 |
| 2.1.1 卷积码的编码 |
| 2.1.2 卷积码的译码 |
| 2.2 Turbo 码的编码 |
| 2.3 Turbo 码的译码原理 |
| 2.3.1 Turbo 码的译码结构 |
| 2.3.2 最大后验概率译码算法(MAP) |
| 2.3.3 对数 MAP 算法(logMAP) |
| 2.3.4 MAX-logMAP 算法 |
| 2.4 分块并行 Turbo 码 |
| 2.4.1 分块并行 Turbo 码结构 |
| 2.4.2 分块并行译码的初始化 |
| 第三章 Turbo 码交织技术 |
| 3.1 交织器的基本原理 |
| 3.2 Turbo 码中交织器的特性 |
| 3.3 交织器的分类与比较 |
| 3.4 并行交织器 |
| 3.4.1 存储器访问冲突问题 |
| 3.4.2 无冲突交织器设计准则 |
| 第四章 Turbo 码的性能及仿真 |
| 4.1 Turbo 码的性能限 |
| 4.1.1 Turbo 码的重量分布特性及性能限 |
| 4.1.2 Turbo 码的设计 |
| 4.2 不同参数下性能仿真分析 |
| 4.2.1 与卷积码性能对比 |
| 4.2.2 不同分量卷积码时性能的比较 |
| 4.2.3 不同编码速率下性能的比较 |
| 4.2.4 不同交织长度下性能的比较 |
| 4.2.5 不同迭代次数时性能的比较 |
| 4.2.6 不同交织器类型时性能的比较 |
| 4.2.7 采用不同译码算法时性能的比较 |
| 第五章 改进的 Turbo 交织器设计方案 |
| 5.1 改进的分组交织器设计方案 |
| 5.1.1 改进的分组交织器 |
| 5.1.2 性能仿真及结果分析 |
| 5.2 改进的 S 交织算法 |
| 5.2.1 算法描述 |
| 5.2.2 算法仿真与比较 |
| 5.3 改进的 Turbo 码并行交织器设计 |
| 5.3.1 最大化散布度的交织器设计 |
| 5.3.2 性能仿真与分析 |
| 第六章 结束语 |
| 致谢 |
| 参考文献 |
（9）Turbo码最小码距估计算法及其在置换多项式交织器设计中的应用研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第1章 绪论 |
| 1.1 信道编码理论的基本内容 |
| 1.2 Turbo码编码方案的提出 |
| 1.3 论文的研究意义 |
| 1.3.1 Turbo码最小码距的研究意义 |
| 1.3.2 Turbo码置换多项式交织器的研究意义 |
| 1.4 本文主要研究工作及内容安排 |
| 第2章 Turbo码基本原理 |
| 2.1 Turbo码编码原理 |
| 2.2 Turbo码译码原理 |
| 2.2.1 迭代译码结构 |
| 2.2.2 迭代译码算法 |
| 2.3 Turbo码的距离特性 |
| 2.3.1 Turbo码的性能限的一致界 |
| 2.3.2 Turbo码的最小码距特性 |
| 2.4 Turbo码交织器设计 |
| 2.4.1 交织器的作用 |
| 2.4.2 交织器的设计准则 |
| 2.4.3 常见交织器设计方法综述 |
| 2.4.3.1 伪随机交织器 |
| 2.4.3.2 S型随机交织器 |
| 2.4.3.3 编码匹配交织器 |
| 2.4.3.4 ARP交织器 |
| 2.4.3.5 QPP交织器 |
| 2.5 本章小结 |
| 第3章 约束子码与全零迭代译码算法的对比研究 |
| 3.1 文献已有Turbo码最小码距估计算法综述 |
| 3.2 约束子码算法的设计与实现 |
| 3.2.1 约束子码定义 |
| 3.2.2 约束子码的最小码距计算 |
| 3.2.3 基于约束子码估计Turbo码最小码距的算法 |
| 3.3 全零迭代译码算法的设计与实现 |
| 3.3.1 错误脉冲算法 |
| 3.3.2 全零迭代译码算法 |
| 3.4 约束子码算法与全零迭代译码算法仿真结果对比 |
| 3.4.1 CSC算法不同最小码距限搜索时间分析对比 |
| 3.4.2 CSC算法和AZID算法的仿真结果准确度分析对比 |
| 3.4.3 CSC算法和AZID算法的仿真结果时间复杂度分析对比 |
| 3.5 本章小结 |
| 第4章 置换多项式交织器设计与最小码距性能评价 |
| 4.1 整数环上的置换多项式的定义及其判定 |
| 4.2 最佳Ω'QPP交织器 |
| 4.2.1 QPP交织器的构造方法 |
| 4.2.2 最佳Ω'QPP交织器 |
| 4.2.2.1 QPP交织器的代数几何特性 |
| 4.2.2.2 QPP交织器的延展因子 |
| 4.2.2.3 最佳Ω'QPP交织器的优选方法 |
| 4.2.3 优化的最佳Ω'QPP交织器 |
| 4.3 最佳Ω'CPP交织器 |
| 4.3.1 CPP交织器的构造方法 |
| 4.3.2 最佳Ω'CPP交织器的优选方法 |
| 4.4 QPP交织器和CPP交织器最小码距仿真结果对比 |
| 4.4.1 最佳Ω'QPP交织器和优化的最佳Ω'QPP交织器最小码距对比 |
| 4.4.2 最佳Ω'CPP交织器和优化的最佳Ω'CPP交织器最小码距对比 |
| 4.4.3 最佳Ω'QPP交织器和最佳Ω'CPP交织器最小码距对比 |
| 4.5 本章小结 |
| 结论与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间参与的科研项目和发表的论文 |
（10）编码交织机理及其在IEEE802.16m双二元卷积Turbo码中的应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景和研究的意义 |
| 1.1.1 课题研究背景 |
| 1.1.2 FEC 中交织器的作用 |
| 1.2 Turbo 码的发展及研究现状 |
| 1.3 Turbo 码交织器的研究现状 |
| 1.4 本文内容要点及结构安排 |
| 第二章 纠错编码基础理论及双二元卷积 Turbo 码基本原理 |
| 2.1 纠错编码基本概念及定理 |
| 2.1.1 纠错编码基本概念 |
| 2.1.2 信道编码定理 |
| 2.1.3 性能的衡量 |
| 2.2 Turbo 编码 |
| 2.3 双二元卷积 Turbo 码编码 |
| 2.4 DB CTC 译码 |
| 2.4.1 DB CTC 译码器的结构及工作原理 |
| 2.4.2 DB CTC 译码算法 |
| 2.4.3 DB CTC 的性能仿真及分析 |
| 第三章 交织器的基础理论 |
| 3.1 交织器的基本原理 |
| 3.2 交织器的设计准则 |
| 3.2.1 一般交织器的设计准则 |
| 3.2.2 Turbo 码交织器的设计准则 |
| 3.2.3 DB CTC 交织器的设计准则 |
| 3.3 交织器的性能评估准则 |
| 3.3.1 交织器相关系数 |
| 3.3.2 Turbo 码自由距离的计算 |
| 3.3.3 IDS 的计算 |
| 3.4 常用交织器 |
| 3.4.1 伪随机交织器 |
| 3.4.2 S-随机交织器 |
| 3.4.3 规则交织器 |
| 第四章 IEEE 802.16m 标准中的交织器实现和交织器算法改进 |
| 4.1 802.16m 里 DB CTC 的交织器 |
| 4.1.1 DB CTC 编译码器中的交织器 |
| 4.1.2 子块交织 |
| 4.1.3 删余 |
| 4.2 3GPP 中的交织器 |
| 4.3 DB CTC 中交织器算法的改进 |
| 4.4 802.16m 中和 3GPP 中交织算法的仿真及性能分析 |
| 4.4.1 仿真环境 |
| 4.4.2 仿真程序流程 |
| 4.4.3 仿真结果及性能分析 |
| 第五章 交织器的性能分析及仿真结果比较 |
| 5.1 各种交织器的性能分析 |
| 5.1.1 各交织器的相关系数分析 |
| 5.1.2 各交织器的自由距离和 IDS 分析 |
| 5.2 交织器对 DB CTC 的性能影响 |
| 5.2.1 不同交织类型对 DB CTC 的性能影响 |
| 5.2.2 不同交织长度对 DB CTC 的性能影响 |
| 第六章 总结与展望 |
| 6.1 本文的主要工作 |
| 6.2 未来的研究工作 |
| 致谢 |
| 参考文献 |
| 附录 A DB CTC 中的 Log-MAP 算法推导 |
| 附录 B 交织器中的参数 |
| 硕士研究生期间的研究成果 |
| 个人简历 |
四、Turbo码交织器的设计及性能分析（论文参考文献）
- [1]用于卫星通信的Turbo译码器设计[D]. 朱进蓉. 西南科技大学, 2021(08)
- [2]基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现[D]. 罗小红. 西南大学, 2020(01)
- [3]直扩通信系统中Turbo码编译码器的FPGA实现[D]. 郭梦生. 成都理工大学, 2020(04)
- [4]低延迟Turbo码译码算法的硬件设计与实现[D]. 陈元春. 南京理工大学, 2020(01)
- [5]Turbo码交织器与迭代译码停止准则研究[D]. 杨涛军. 东北大学, 2014(08)
- [6]基于混沌伪随机序列的交织器设计及性能分析[D]. 钱明. 南京大学, 2014(08)
- [7]Turbo码中短帧交织器的设计[D]. 刘会鲲. 湖北大学, 2014(03)
- [8]Turbo码原理与交织技术研究[D]. 金香文. 西安电子科技大学, 2014(11)
- [9]Turbo码最小码距估计算法及其在置换多项式交织器设计中的应用研究[D]. 袁星. 西南交通大学, 2012(10)
- [10]编码交织机理及其在IEEE802.16m双二元卷积Turbo码中的应用[D]. 曾黎黎. 电子科技大学, 2012(01)